Файл: А. Д. Чередов, А. Н. Мальчуков.docx

принципе, который корпорация Intel называет моделью «TICK-TOCK» («ТИК-ТАК»). Каждый «TICK» обозначает (табл. 3.1) новый этап разви- тия полупроводниковых технологий (техпроцесс – 65 нм, 45 нм, 32 нм, 22 нм, 14 нм, 8 нм и т.д.), а каждый «TOCK» – создание новой микроархи- тектуры (Intel Core, Nehalem, Sandy Bridge, Haswell, Skylake). Переход на новый техпроцесс сопровождается выпуском соответствующих се- мейств процессоров (Penryn, Westmere, Ivy Bridge, Broadwell, Skymont).

Таблица 3.1

Стратегия развития процессоров Intel

Intel Core	Новая микроархитектура	65 нм	2007 г.	TOCK
Intel Penryn	Семейство процессоров с новым техпроцессом	45 нм	2008 г.	TICK
Intel Nehalem	Новая микроархитектура	45 нм	2009 г.	TOCK
Intel Westmere	Семейство процессоров с новым техпроцессом	32 нм	2010 г.	TICK
Intel Sandy Bridge	Новая микроархитектура	32 нм	2011 г.	TOCK
Intel Ivy Bridge	Семейство процессоров с новым техпроцессом	22 нм	2012 г.	TICK
Intel Haswell	Новая микроархитектура	22 нм	2013 г.	TOCK
Intel Broadwell	Семейство процессоров с новым техпроцессом	14 нм	2014 г.	TICK
Intel Skylake	Новая микроархитектура	14 нм	2015 г.	TOCK
Intel Skymont	Семейство процессоров с новым техпроцессом	10 нм	2016 г.	TICK

---

Этот цикл, как правило, повторяется каждые 2 года. Новаторская микроархитектура «обкатывается» на текущем производственном про-

цессе, затем переносится на новую производственную технологию. Данная модель развития позволяет осуществлять внедрение единооб- разной процессорной микроархитектуры во всех сегментах рынка.

Стратегия развития архитектуры и полупроводниковой технологии, реализуемая корпорацией Intel, не только позволяет выпускать новые решения в соответствии с запланированными темпами, но и способ- ствует внедрению инновационных решений в отрасли на уровне плат- форм, расширяя использование преимуществ высокой производитель- ности и энергоэкономичности.

2. 1   ...   43   44   45   46   47   48   49   50   ...   76

---

Микроархитектура Intel Core

Рассмотрение различных микроархитектур процессоров Intel начнем с микроархитектуры Intel Core. Вследствие того, что она полу- чилась очень удачной и основные нововведения, используемые в ней, получили дальнейшее развитие в других микроархитектурах, появив- шихся позже. Микроархитектура Intel Core наследует философию эф- фективного энергопотребления, впервые реализованную в процессорах Intel Pentium M для мобильных ПК. Заимствовав лучшее от ставших ос- новой для настольных и мобильных процессоров Intel микроархитектур Net Burst и Mobile, микроархитектура Intel Core содержало сотни новов- ведений, но основные из них сводятся к пяти технологическим решени- ям:

1. 
   Технология Intel Wide Dynamic Execution (широкое динамиче- ское исполнение).
   
2. 
   Технология Intel Advanced Digital Media Boost (улучшенные цифровые медиа возможности).
   
3. 
   Технология Intel Advanced Smart Cache (улучшенный интеллек- туальный кэш).
   
4. 
   Технология Intel Smart Memory Access (интеллектуальный до- ступ к памяти).
   
5. 
   Технология Intel Intelligent Power Capability (интерактивное подключение подсистем).
   

Рассмотрим подробнее каждую из перечисленных технологий.

Технология Intel Wide Dynamic Execution

Динамическое исполнение команд подразумевает суперскалярную архитектуру, способную выполнять анализ потока команд и обладаю- щую возможностями спекулятивного (упреждающего) и внеочередного исполнения команд.

В новой архитектуре с «широким» динамическим исполнением связывают, во-первых, возможность исполнения большего числа опера- ций за такт, чем это было раньше. Благодаря добавлению в каждое ядро

---

декодеров и исполнительных устройств каждое из ядер сможет выби- рать из программного кода и исполнять до четырех х86 инструкций од- новременно с помощью 14-стадийных конвейеров, в то время как предыдущие процессоры Intel, AMD (как настольные, так и мобильные) могли обрабатывать не более трех инструкций за такт. На 4 декодера (один для сложных инструкций и три – для простых) микроархитектура Core предполагает наличие 6 портов запуска (один – Load, два – Store и три – универсальных) исполнительных устройств.

Кроме того, микроархитектура Core получила более совершенный блок предсказания переходов и более вместительные буферы команд, используемые на различных этапах анализа кода для оптимизации ско- рости исполнения.

Во-вторых, в дополнении к весьма удачной технологии micro-ops fusion (x86 инструкция распадается на последовательность микроко- манд, которые выполняются процессором в этой же последовательно- сти) микроархитектура Core получила технологию macro fusion. Данная технология направлена на увеличение числа исполняемых за такт ко- манд и заключается в том, что ряд пар связанных между собой последо- вательных х86 инструкций, таких как, например, сравнение со следую- щим за ним условным переходом, представляются декодером одной микрокомандой. Таким образом, пять выбранных х86 инструкций могут в каждом такте преобразовываться в четыре микрокоманды. Этим до- стигается как увеличение темпа исполнения кода, так и некоторая эко- номия энергии.

---

Технология Intel Advanced Digital Media Boost

До настоящего времени процессоры Intel исполняли одну SSE- инструкцию (SSE, SSE2, SSE3), работающую с 128-битными операнда- ми, лишь за 2 такта. Один такт тратился на обработку старших 64 бит, второй такт – на обработку младших. Новая же микроархитектура поз- воляет ускорить работу с SSE-инструкциями в два раза. Блоки SSE в данных процессорах полностью 128-битные, что дает возможность увеличить количество данных, обрабатываемых процессором за такт.

Кроме этого, Intel в очередной раз провел ревизию системы команд SSE. Результатом стало расширение SSSE3 еще 32-мя новыми команда- ми, а для процессоров (Penryn), выполненных по 45 нм технологическо- му процессу, использование нового набора команд SSE4.1, в который

добавлено 47 новых команд, позволяющих ускорить в том числе коди- рование видеозаписей с высоким разрешением и обработку фотоизоб- ражений.

Технология Intel Advanced Smart Cache

Двухядерные процессоры с микроархитектурой Core имеют разде- ляемый между двумя ядрами L2 кэш. Плюсов такого подхода несколь- ко:

1. 
   Появляется возможность у процессора гибко регулировать раз- меры областей кэша, используемых каждым из ядер. Доступ ко всему объему L2 кэша может получить любое из ядер процессора (когда одно из ядер бездействует). Если же одновременно работают два ядра, то кэш делится между ними пропорционально, в зависимости от частоты обра- щений каждого ядра к оперативной памяти.
   

Если оба ядра работают синхронно с одними и теми же данными, то хранятся они в общем L2 кэше только однократно. Таким образом, разделяемый интеллектуальный L2 кэш гораздо более эффективен и, даже можно

---