ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 26.10.2023
Просмотров: 667
Скачиваний: 2
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
СОДЕРЖАНИЕ
АРХИТЕКТУРЫ, ХАРАКТЕРИСТИКИ, КЛАССИФИКАЦИЯ ЭВМ
3. ФУНКЦИОНАЛЬНАЯ И СТРУКТУРНАЯ
4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПОДСИСТЕМЫ ПАМЯТИ ЭВМ И ВС
ОРГАНИЗАЦИЯ СИСТЕМНОГО ИНТЕРФЕЙСА И ВВОДА/ВЫВОДА ИНФОРМАЦИИ
МНОГОПРОЦЕССОРНЫЕ И МНОГОМАШИННЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
ячейками активной строки выполняется команда деактивации Precharge, позволяющая перейти к следующей строке (tRP – это time of Row Precharge: тайминг между завершением обработки одной строки и пере- ходом к другой). Значение tRAS (time of Active to Precharge Delay) счи- тается одним из основных параметров, поскольку он описывает время задержки между моментом активации строки и моментом подачи ко- манды деактивации Precharge, которой заканчивается работа с этой строкой. Общее правило гласит: чем меньше тайминги при одной такто- вой частоте, тем быстрее память. Более того, в целом ряде случаев быстрее оказывается память с меньшими таймингами, работающая даже на более низкой тактовой частоте. Память с более высокой тактовой ча- стотой имеет, как правило, более высокие тайминги.
Другой важнейшей характеристикой ОП является ее пропускная способность, которая определяется как произведение частоты работы памяти на объем данных, передаваемых за один такт. Самый простой способ увеличения максимальной пропускной способности памяти за- ключается в увеличении частоты ее работы. Однако на практике реали- зовать это совсем не просто. Вспомним, что элементарной ячейкой ди- намической памяти является конденсатор – инерционное по своей при- роде устройство. Чтобы произвести считывание информации с конден- сатора, необходимо его разрядить, для чего требуется определенное время, пропорциональное емкости конденсатора, – сделать это мгно- венно невозможно. Следовательно, нельзя повышать частоту ядра памя- ти до бесконечности. Кроме того, динамическая память требует перио- дической регенерации, чтобы восстанавливать заряды конденсаторов, а для зарядки конденсаторов тоже необходим определенный временной интервал. В результате повышение частоты
ядра памяти сопряжено
с непреодолимыми трудностями. Конечно, применение более миниа- тюрных конденсаторов повышает их быстродействие, однако для этого нужно использовать иную проектную норму при производстве чипов памяти. К тому же переход на новый технологический процесс произ- водства не может кардинально увеличить скорость работы памяти. По- этому, кроме банального увеличения частоты работы памяти, для уве- личения ее пропускной способности часто используют другие приемы.
Согласование производительности современных процессоров со скоростью ОП остается одной из важнейших проблем. Методы повы- шения производительности за счет увеличения размеров кэш-памяти и введения многоуровневой организации кэш-памяти полностью не ре- шают эту проблему. Поэтому важным направлением современных раз- работок являются методы повышения пропускной способности памяти за счет ее организации, включая специальные способы организации DRAM.
Кардинальным способом увеличения пропускной способности ОП стал переход к стандарту DDR. Динамическая память DDR SDRAM пришла на смену синхронной SDRAM и обеспечила в два раза большую пропускную способность. Аббревиатура DDR (Double Data Rate) озна- чает удвоенную скорость передачи данных. Как уже отмечалось выше, основным сдерживающим элементом увеличения тактовой частоты ра- боты памяти является ядро памяти (массив элементов хранения – Memory Cell Array). Однако, кроме ядра, в модуле памяти присутствуют и буферы промежуточного хранения (буферы ввода/вывода – I/O Buffers), через которые ядро памяти обменивается данными с шиной памяти. Эти буферы могут иметь значительно более высокое быстро- действие, чем само ядро, поэтому тактовую частоту работы шины памя- ти и буферов обмена можно легко увеличить. Именно такой способ и используется в DDR-памяти.
Рассмотрим предельно упрощенную схему функционирования па- мяти типа SDRAM (рис. 4.8, а). Ядро SDRAM-памяти и буферы вво- да/вывода работают в синхронном режиме на одной и той же частоте. Передача каждого бита из буфера на шину происходит с каждым тактом работы ядра памяти.
При переходе от SDRAM к DDR (рис. 4.8, б) технология одинарной
скорости передачи данных заменяется на удвоенную за счет того, что передача данных от микросхем памяти модуля к контроллеру памяти по внешней шине данных осуществляется по обоим полупериодам синхро- сигнала (восходящему – «фронту», и нисходящему – «срезу»). В этом и заключается суть технологии «Double Data Rate – DDR», именно по- этому «эффективная» частота памяти DDR-400 составляет 400 МГц, то- гда как ее истинная частота, или частота буферов ввода/вывода, состав- ляет 200 МГц. Таким образом, каждый буфер ввода-вывода передает на шину два бита информации за один такт, оставаясь при этом полностью синхронизированным с ядром памяти. Однако, чтобы такой режим ра- боты стал возможным, необходимо, чтобы эти два бита были доступны буферу ввода/вывода на каждом такте работы памяти. Для этого требу- ется, чтобы каждая команда чтения приводила к передаче из ядра памя- ти в буфер сразу двух бит по двум независимым линиям передачи внут- ренней шины данных. Из буфера ввода/вывода биты данных затем по- ступают на внешнюю шину в требуемом порядке. Иными словами, можно сказать, что, при прочих равных условиях, внутренняя шина данных должна быть вдвое шире по сравнению с внешней шиной дан- ных. Такая схема доступа к данным называется схемой «2n- предвыборки» (2n-prefetch). DDR-память, как и SDRAM, предназнача- лась для работы с системными частотами 100, 133, 166, 200, 216, 250 и 266 МГц. Нетрудно рассчитать пропускную способность DDR-памяти. Принимая, что ширина внешней шины данных составляет 8 байт, для памяти
DDR-400 получаем 400 МГц × 8 байт = 3,2 Гбайт/с.
Наиболее естественным путем решения проблемы достижения бо- лее высоких тактовых частот при переходе от DDR к DDR2 явилось снижение тактовой частоты внутренней шины данных вдвое по отно- шению к реальной тактовой частоте внешней шины данных (частоте буферов ввода/вывода). Так, в рассматриваемом примере
микросхем памяти DDR2-800 (рис. 4.8, в) частота буферов составляет 400 МГц, а «эффективная» частота внешней шины данных – 800 МГц (поскольку сущность технологии Double Data Rate остается в силе). При этом ча- стота внутренней шины данных (ядра памяти) составляет всего 200 МГц, поэтому для передачи 1 бита (по каждой линии данных) за такт внешней шины с «эффективной» частотой 800 МГц на каждом такте внутренней шины данных требуется передача уже 4 бит данных. Иными словами, внутренняя шина данных микросхемы памяти DDR2 должна быть в 4 раза шире по сравнению с её внешней шиной. Такая схема до-
ступа к данным называется схемой «4n-предвыборки» (4n-prefetch). Ее преимущества перед схемой 2n-prefetch, реализованной в DDR, очевид- ны. С одной стороны, для достижения равной пиковой пропускной спо- собности можно использовать вдвое меньшую внутреннюю частоту микросхем памяти (200 МГц для DDR-400 и всего 100 МГц для DDR2- 400), что позволяет значительно снизить энергопотребление. С другой стороны, при равной внутренней частоте функционирования микросхем DDR и DDR2 (200 МГц как для DDR-400, так и DDR2-800) последние будут характеризоваться вдвое большей теоретической пропускной спо- собностью. Но очевидны и недостатки: функционирование буферов ввода/вывода микросхем DDR2 на вдвое большей частоте и использова- ние более сложной схемы преобразования «4–1» приводит к ощутимому возрастанию задержек (таймингов).
Очередной «эволюционный скачок» в технологии реализации па- мяти DDR SDRAM – это переход от стандарта DDR2 к новому стандар- ту DDR3. Нетрудно догадаться, что основной принцип, лежащий в ос- нове перехода от DDR2 к DDR3, в точности повторяет рассмотренную выше идею, заложенную при переходе от DDR к DDR2.
А именно, DDR3 – это всё та же удвоенная частота внешней шины данных по отношению к частоте внутренней шины, это удвоенная ча- стота буферов ввода/вывода по сравнению с DDR2. Типичными ско-
Другой важнейшей характеристикой ОП является ее пропускная способность, которая определяется как произведение частоты работы памяти на объем данных, передаваемых за один такт. Самый простой способ увеличения максимальной пропускной способности памяти за- ключается в увеличении частоты ее работы. Однако на практике реали- зовать это совсем не просто. Вспомним, что элементарной ячейкой ди- намической памяти является конденсатор – инерционное по своей при- роде устройство. Чтобы произвести считывание информации с конден- сатора, необходимо его разрядить, для чего требуется определенное время, пропорциональное емкости конденсатора, – сделать это мгно- венно невозможно. Следовательно, нельзя повышать частоту ядра памя- ти до бесконечности. Кроме того, динамическая память требует перио- дической регенерации, чтобы восстанавливать заряды конденсаторов, а для зарядки конденсаторов тоже необходим определенный временной интервал. В результате повышение частоты
ядра памяти сопряжено
с непреодолимыми трудностями. Конечно, применение более миниа- тюрных конденсаторов повышает их быстродействие, однако для этого нужно использовать иную проектную норму при производстве чипов памяти. К тому же переход на новый технологический процесс произ- водства не может кардинально увеличить скорость работы памяти. По- этому, кроме банального увеличения частоты работы памяти, для уве- личения ее пропускной способности часто используют другие приемы.
- 1 ... 63 64 65 66 67 68 69 70 ... 76
Методы повышения пропускной способности ОП
Согласование производительности современных процессоров со скоростью ОП остается одной из важнейших проблем. Методы повы- шения производительности за счет увеличения размеров кэш-памяти и введения многоуровневой организации кэш-памяти полностью не ре- шают эту проблему. Поэтому важным направлением современных раз- работок являются методы повышения пропускной способности памяти за счет ее организации, включая специальные способы организации DRAM.
Развитие способов организации памяти DDR SDRAM
Кардинальным способом увеличения пропускной способности ОП стал переход к стандарту DDR. Динамическая память DDR SDRAM пришла на смену синхронной SDRAM и обеспечила в два раза большую пропускную способность. Аббревиатура DDR (Double Data Rate) озна- чает удвоенную скорость передачи данных. Как уже отмечалось выше, основным сдерживающим элементом увеличения тактовой частоты ра- боты памяти является ядро памяти (массив элементов хранения – Memory Cell Array). Однако, кроме ядра, в модуле памяти присутствуют и буферы промежуточного хранения (буферы ввода/вывода – I/O Buffers), через которые ядро памяти обменивается данными с шиной памяти. Эти буферы могут иметь значительно более высокое быстро- действие, чем само ядро, поэтому тактовую частоту работы шины памя- ти и буферов обмена можно легко увеличить. Именно такой способ и используется в DDR-памяти.
Рассмотрим предельно упрощенную схему функционирования па- мяти типа SDRAM (рис. 4.8, а). Ядро SDRAM-памяти и буферы вво- да/вывода работают в синхронном режиме на одной и той же частоте. Передача каждого бита из буфера на шину происходит с каждым тактом работы ядра памяти.
При переходе от SDRAM к DDR (рис. 4.8, б) технология одинарной
скорости передачи данных заменяется на удвоенную за счет того, что передача данных от микросхем памяти модуля к контроллеру памяти по внешней шине данных осуществляется по обоим полупериодам синхро- сигнала (восходящему – «фронту», и нисходящему – «срезу»). В этом и заключается суть технологии «Double Data Rate – DDR», именно по- этому «эффективная» частота памяти DDR-400 составляет 400 МГц, то- гда как ее истинная частота, или частота буферов ввода/вывода, состав- ляет 200 МГц. Таким образом, каждый буфер ввода-вывода передает на шину два бита информации за один такт, оставаясь при этом полностью синхронизированным с ядром памяти. Однако, чтобы такой режим ра- боты стал возможным, необходимо, чтобы эти два бита были доступны буферу ввода/вывода на каждом такте работы памяти. Для этого требу- ется, чтобы каждая команда чтения приводила к передаче из ядра памя- ти в буфер сразу двух бит по двум независимым линиям передачи внут- ренней шины данных. Из буфера ввода/вывода биты данных затем по- ступают на внешнюю шину в требуемом порядке. Иными словами, можно сказать, что, при прочих равных условиях, внутренняя шина данных должна быть вдвое шире по сравнению с внешней шиной дан- ных. Такая схема доступа к данным называется схемой «2n- предвыборки» (2n-prefetch). DDR-память, как и SDRAM, предназнача- лась для работы с системными частотами 100, 133, 166, 200, 216, 250 и 266 МГц. Нетрудно рассчитать пропускную способность DDR-памяти. Принимая, что ширина внешней шины данных составляет 8 байт, для памяти
DDR-400 получаем 400 МГц × 8 байт = 3,2 Гбайт/с.
Наиболее естественным путем решения проблемы достижения бо- лее высоких тактовых частот при переходе от DDR к DDR2 явилось снижение тактовой частоты внутренней шины данных вдвое по отно- шению к реальной тактовой частоте внешней шины данных (частоте буферов ввода/вывода). Так, в рассматриваемом примере
микросхем памяти DDR2-800 (рис. 4.8, в) частота буферов составляет 400 МГц, а «эффективная» частота внешней шины данных – 800 МГц (поскольку сущность технологии Double Data Rate остается в силе). При этом ча- стота внутренней шины данных (ядра памяти) составляет всего 200 МГц, поэтому для передачи 1 бита (по каждой линии данных) за такт внешней шины с «эффективной» частотой 800 МГц на каждом такте внутренней шины данных требуется передача уже 4 бит данных. Иными словами, внутренняя шина данных микросхемы памяти DDR2 должна быть в 4 раза шире по сравнению с её внешней шиной. Такая схема до-
ступа к данным называется схемой «4n-предвыборки» (4n-prefetch). Ее преимущества перед схемой 2n-prefetch, реализованной в DDR, очевид- ны. С одной стороны, для достижения равной пиковой пропускной спо- собности можно использовать вдвое меньшую внутреннюю частоту микросхем памяти (200 МГц для DDR-400 и всего 100 МГц для DDR2- 400), что позволяет значительно снизить энергопотребление. С другой стороны, при равной внутренней частоте функционирования микросхем DDR и DDR2 (200 МГц как для DDR-400, так и DDR2-800) последние будут характеризоваться вдвое большей теоретической пропускной спо- собностью. Но очевидны и недостатки: функционирование буферов ввода/вывода микросхем DDR2 на вдвое большей частоте и использова- ние более сложной схемы преобразования «4–1» приводит к ощутимому возрастанию задержек (таймингов).
Очередной «эволюционный скачок» в технологии реализации па- мяти DDR SDRAM – это переход от стандарта DDR2 к новому стандар- ту DDR3. Нетрудно догадаться, что основной принцип, лежащий в ос- нове перехода от DDR2 к DDR3, в точности повторяет рассмотренную выше идею, заложенную при переходе от DDR к DDR2.
А именно, DDR3 – это всё та же удвоенная частота внешней шины данных по отношению к частоте внутренней шины, это удвоенная ча- стота буферов ввода/вывода по сравнению с DDR2. Типичными ско-