Файл: Tannenbaum.pdf

Краткое содержание главы 223

сигнал CS только в том случае, если на адресной шине появляется адрес данного

типа, показан на рис. 3.53. Здесь используются два восьмивходовых вентиля НЕ-И,

которые соединяются с вентилем ИЛИ. Чтобы сконструировать схему декодирова-

ния адреса, изображенную на рис. 3.53, а, требуется шесть микросхем МИС: четыре

восьмивходовые микросхемы, вентиль ИЛИ и микросхема с тремя инверторами.

Если компьютер состоит только из центрального процессора, двух микросхем

памяти и PIO, мы можем сильно упростить процесс декодирования адреса. Дело в
том, что у всех адресов стираемого ПЗУ и только у адресов стираемого ПЗУ стар-

ший разряд А15 всегда равен 0. Следовательно, мы можем просто связать сигнал

С5 с линией А15, как показано на рис. 3.53,

 б.

Теперь решение поместить ОЗУ в адрес 8000Н кажется не таким уж произ-

вольным. Отметим, что в ОЗУ попадают адреса типа Юхххххххххххххх, поэтому
для декодирования достаточно двух битов. Точно так же, любой адрес, начинаю-

щийся с 11, является адресом PIO. Полная логика декодирования состоит из двух

вентилей НЕ-И и инвертора. Поскольку инвертор можно сделать из вентиля НЕ-И,
связав два входа вместе, одного счетверенного вентиля НЕ-И более чем достаточно.

Логика декодирования адреса, показанная на рис. 3.53,

 б,

 называется

 частич-

ным декодированием адреса,

 поскольку в данном случае полные адреса не ис-

пользуются. При таком декодировании считывание из адресов 0001000000000000,

0001100000000000 и 0010000000000000 будет давать один и тот же результат. В дей-
ствительности любой адрес в нижней половине адресного пространства будет вы-

бирать стираемое ПЗУ. Поскольку дополнительные адреса не используются, в этом
нет ничего ужасного, но при разработке компьютера, который будет расширяться
в будущем (в случае с игрушками это маловероятно), следует избегать частичного
декодирования, поскольку оно сильно ограничивает адресное пространство.

Можно применять и другую технологию декодирования адреса — технологию

с использованием декодера (см. рис. 3.12). Связав три входа с тремя адресными
линиями самых старших разрядов, мы получаем восемь выходов, которые соот-

ветствуют адресам в первом отрезке 8 К, втором отрезке 8 К и т. д. В компьютере,

содержащем 8 микросхем ОЗУ по 8 Кх8 байт, полное декодирование осуществ-
ляет одна такая микросхема. Если компьютер содержит 8 микросхем памяти по

2 Кх8 байт, для декодирования также достаточно одного декодера, при условии

что каждая микросхема памяти занимает отдельный участок адресного простран-

ства в 8 К. (Вспомните наше замечание о том, что расположение микросхем памяти
и устройств ввода-вывода внутри адресного пространства имеет значение.)

Краткое содержание главы

Компьютеры конструируются из интегральных схем, содержащих крошечные пе-
реключатели, которые называются вентилями. Обычно используются вентили И,

ИЛИ, НЕ-И, НЕ-ИЛИ и НЕ. Комбинируя отдельные вентили, можно построить
простые схемы.

Более сложными схемами являются мультиплексоры, демультиплексоры, ко-

деры, декодеры, схемы сдвига и АЛУ. С помощью программируемой логической

матрицы можно запрограммировать произвольные булевы функции. Если требу-

224 Глава 3. Цифровой логический уровень

ется много булевых функций, программируемые логические матрицы обычно бо-
лее эффективны, чем другие средства. Законы булевой алгебры используются для

преобразования схем из одной формы в другую. Во многих случаях таким спосо-

бом можно произвести более экономичные схемы.

Арифметические действия в компьютерах осуществляются сумматорами. Од-

норазрядный полный сумматор можно сконструировать из двух полусумматоров.
Чтобы построить сумматор для многоразрядных слов, полные сумматоры нужно
соединить таким образом, чтобы выход переноса каждого сумматора передавался
его левому соседу.

Статическая память состоит из защелок и триггеров, каждый из которых может

хранить один бит информации. Их можно объединять и получать восьмиразряд-
ные триггеры и защелки либо законченную память для хранения слов. Существу-

ют различные типы памяти: ОЗУ, ПЗУ, программируемое ПЗУ, стираемое ПЗУ,

электронно-перепрограммируемое ПЗУ и флэш-память. Статическое ОЗУ не нуж-

но обновлять: оно хранит информацию, пока включен компьютер. Динамическое

ОЗУ, напротив, нужно периодически обновлять, чтобы предотвратить утечку ин-

формации.

Компоненты компьютерной системы соединяются шинами. Большинство вы-

водов обычного центрального процессора (хотя не все) запускают одну линию

шины. Линии шины можно подразделить на адресные, информационные и линии

управления. Синхронные шины запускаются задающим генератором. В асинхрон-

ных шинах для согласования работы задающего и подчиненного устройств исполь-

зуется система полного квитирования.

Pentium II представляет собой пример современного процессора. Системы с

таким процессором включают в себя шину памяти, шину PCI, шину ISA и шину

USB. Шина PCI может передавать за один раз 64 бита информации с частотой

66 МГц. Этого вполне достаточно практически для всех периферических устройств,
но не для памяти.

Переключатели, индикаторы, принтеры и многие другие устройства ввода-вы-

вода можно связать с компьютером, используя микросхемы ввода-вывода (напри-
мер, 8255А). Эти микросхемы по желанию можно сделать частью пространства
ввода-вывода или частью пространства памяти. Выбор микросхемы может проис-
ходить с помощью полного или частичного декодирования адреса в зависимости
от того, какие задачи выполняет компьютер.

Вопросы и задания

1. Логик заезжает в закусочную и говорит: «Дайте мне, пожалуйста, гамбургер

или хот-дог и картофель фри». К несчастью, повар не закончил и шести клас-

сов и не знает (да и не хочет знать), какая из двух логических операций, «и»

или «или», имеет приоритет над другой. Он считает, что в данном случае

допустима любая интерпретация. А какие из нижеперечисленных интерпре-

таций этого высказывания действительно допустимы? (Отметим, что «или»

означает «исключающее ИЛИ»).

Вопросы и задания 225

1. Только гамбургер.

2. Только хот-дог.

3. Только картофель фри.

4. Хот-дог и картофель фри.
5. Гамбургер и картофель фри.

6. Хот-дог и гамбургер.
7. Все три.

8. Ничего — логик голодает, потому что он слишком умный.

2. Миссионер, заблудившийся в Южной Калифорнии, остановился на развил-

ке дороги. Он знает, что в этом районе обитают две мотоциклетные банды.
Одна из них всегда говорит правду, а другая всегда лжет. Он хочет узнать,

какая дорога ведет в Диснейленд. Какой вопрос он должен задать?

3. Существует 4 булевы функции от одной переменной и 16 функций от двух

переменных. Сколько существует функций от трех переменных? А от и пе-

ременных?

4. Используя таблицу истинности, покажите, что Р=(Р И

 £))

ИЛИ(РИ НЕ Q).

5. Покажите, как можно воплотить функцию И, используя два вентиля НЕ-И.

6. Используя закон Де Моргана, найдите дополнение от АБ.

7. Используя мультиплексор с тремя переменными, изображенный на рис. 3.11,

реализуйте функцию, значение которой равно 1 тогда и только тогда, когда

нечетное число входных сигналов равно 1.

8. Мультиплексор с тремя переменными, изображенный на рис. 3.11, в действи-

тельности способен вычислять произвольную функцию от четырех логи-
ческих переменных. Опишите, как это происходит, и нарисуйте логическую

схему для функции, которая принимает значение 0, если слово, соответ-
ствующее строке таблицы истинности, содержит четное число букв, и 1,
если оно содержит нечетное число букв (например, 0000 = нуль = четыре
буквы —

>

 0; 0010 - два - три буквы —> 1; 0111 = семь = четыре буквы -» 0;

1101 = тринадцать = десять букв —

>

 0).

 Подсказка:

 назовем четвертую вход-

ную переменную D. Тогда восемь входных линий можно связать с V

cc

, «зем-

лей», D или D.

9 Нарисуйте логическую схему 2-разрядного демультиплексора, у которого

сигнал на единственной входной линии направляется к одной из четырех

выходных линий в зависимости от значений двух линий управления.

10 Нарисуйте логическую схему 2-разрядного кодера, который содержит 4 вход-

ные и 2 выходные линии. Ровно одна из входных линий всегда равна 1. Двух-
разрядное двоичное число на 2 выходных линиях показывает, какая именно

входная линия равна 1.

11. Перерисуйте программируемую логическую матрицу, изображенную на

рис. 3.14. Покажите, как на ней можно реализовать логическую функцию

большинства (см. рис. 3.3). Обязательно покажите, какие из потенциально

возможных связей используются в первой и второй матрице.

2 2 6 Глава 3. Цифровой логический уровень

12. Что делает данная схема?

13. Обычная схема СИС представляет собой 4-разрядный сумматор. Четыре

такие микросхемы можно связать вместе и получить 16-разрядный сумма-

тор. Как вы думаете, сколько выводов должен содержать каждый 4-разряд-
ный сумматор? Почему?

14. п-разрядный сумматор можно получить путем каскадирования п полных

сумматоров, причем перенос в стадию i, который мы будем обозначать Ci,

получается из результата вычислений на стадии i-i. Перенос в стадию 0 (Со)

равен 0. Если вычисление суммы и переноса составляет на каждой стадии

Т не, то перенос в стадию i будет вычислен только через iT не после начала
суммирования. При большом п до вычисления переноса в последнюю ста-
дию может пройти очень много времени. Разработайте сумматор, который
работает быстрее.

 Подсказка:

 каждый перенос С, можно выразить через опе-

ранды (биты) A,-i и В,.ь так же как и перенос C,_i. Используя это соответ-

ствие, можно выразить С, как функцию от входов на стадии от 0 до i-1, так

что все переносы можно будет генерировать одновременно.

15. Если все вентили на рис. 3.18имеютзадержку на прохождение сигнала 10 не,

а все прочие задержки не учитываются, сколько потребуется времени (ми-

нимум) для получения достоверного выходного сигнала?

16. АЛУ, изображенное на рис. 3.19, способно выполнять сложение 8-разряд-

ных двоичных чисел. Может ли оно выполнять вычитание двоичных чисел?
Если да, то объясните, как. Если нет, преобразуйте схему таким образом,

чтобы она могла вычитать.

17. Иногда бывает нужно, чтобы 8-разрядное АЛУ (см., например, рис. 3.19)

выдавало на выходе константу  - 1 . Предложите два различных способа того,
как это можно сделать. Для каждого способа определите значения шести
сигналов управления.

18. 16-разрядное АЛУ конструируется из 16 одноразрядных АЛУ, каждое из

которых тратит на суммирование 10 не. Если задержка на прохождение сиг-

нала от одного АЛУ к другому составляет 1 не, сколько времени потребует-
ся для получения конечного результата?

19. Каково состояние покоя входов S и R SR-защелки, построенной из двух вен-

тилей НЕ-И?

20. Схема на рис. 3.25 представляет собой триггер, который запускается на на-

растающем фронте синхронизирующего сигнала. Преобразуйте эту схему

Вопросы и задания 227

так, чтобы получить триггер, который запускается на заднем фронте син-
хронизирующего сигнала.

21. Вы консультируете неопытных производителей микросхем МИС. Один из

ваших клиентов предложил выпустить микросхему, содержащую четыре D-
триггера, каждый из которых имеет выходы Q и Q по требованию потенци-
ального важного покупателя. В данном проекте все 4 синхронизирующих
сигнала объединены (также по требованию). Входов предварительной уста-
новки и очистки у схемы нет. Ваша задача — дать профессиональную оцен-

ку этой разработки.

22. В памяти 4x3, изображенной на рис. 3.28, используется 22 вентиля И и три

вентиля ИЛИ Сколько потребуется вентилей каждого из двух типов, если

схему расширить до размеров 256x8?

23. С увеличением объема памяти, помещаемой на одну микросхему, число вы-

водов, необходимых для обращения к этой памяти, также увеличивается.

Иметь большое количество адресных выводов на микросхеме довольно не-

удобно. Придумайте способ обращения к 2" словам памяти при наличии

меньшего количества выводов, чем п.

24. В компьютере с 32-битной шиной данных используются динамические ОЗУ

размером 1 Mxl. Каков минимальный объем памяти (в байтах), который

может содержаться в этом компьютере?

25. Посмотрите на временную диаграмму на рис. 3.34. Предположим, что вы

замедлили задающий генератор до периода в 40 не вместо 25 не, но времен-

ные ограничения сохранились без изменений. Сколько времени в худшем

случае будет у памяти на то, чтобы передать данные па шину во время Т

3

после того, как был установлен сигнал MREQ?

26. Снова посмотрите на рис. 3 34. Предположим, что тактовый генератор рабо-

тает с частотой 40 МГц, a T

AD

 возросло до 16 не. Можно ли при этом продол-

жать использовать микросхемы памяти на 40 не?

27. В табл. 3.4 показано, что

 T

M

L ДОЛЖНО

 быть по крайней мере 6 не. Можете ли

вы представить микросхему, у которой этот показатель отрицательный?

Другими словами, может ли процессор устанавливать сигнал MREQ до того,

как адрес стал стабильным? Объясните почему.

28. Предположим, что передача блока, показанная на рис. 3.38, была произведе-

на на шине с рисунка 3.34. Насколько больше получается пропускная спо-

собность при передаче блока по сравнению с отдельными передачами (для
длинных блоков)? А теперь предположите, что ширина шины составляет

32 бита вместо 8 битов. Каков будет ваш ответ теперь?

29. Посмотрите на рис. 3.35. Обозначьте время перехода адресных линий как

Тд[ и Т

А

2> время перехода линии MREQ как

 T

M

REQI И TMREO.2 И Т. Д.

 Напишите

все неравенства, подразумеваемые при полном квитировании

30. Большинство 32-битных шин допускают считывание и запись по 16 битов.

Существуют ли какие-нибудь варианты, где именно поместить данные?

Аргументируйте.