ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 04.04.2025

Просмотров: 395

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

Варианты заданий

Таблица 2.1

№ варианта

№ Канала

Период квантования

мультиплексора

сигнала, мкс

1

6

440

2

5

400

3

4

380

4

3

340

5

2

300

6

1

280

7

2

200

8

4

320

9

5

240

10

3

420

11

7

260

12

8

300

13

1

340

14

4

200

15

8

400

23


Ла б о р а то р н а я р а б о та № 3

СИНХРОНИЗАЦИЯ ОПЕРАЦИЙ РЕАЛЬНОГО ВРЕМЕНИ В АВТОМАТИЗИРОВАННЫХ СИСТЕМАХ НА ОСНОВЕ ЭВМ СЕМЕЙСТВА IBM

Цель работы – изучение типовых аппаратных средств синхронизации работы устройств ввода-вывода в автоматизированной системе на основе ЭВМ семейства IBM PC и управления работой элементов системы в реальном времени.

3.1. Принципы работы программируемых интервальных таймеров

Программируемые интервальные таймеры (ПИТ) предназначены для синхронизации работы элементов автоматизированной системы во времени, формирования временных интервалов, измерения длительности импульсов, частоты и периода сигналов, деления частоты сигналов, подсчета числа импульсов за прошедшее время.

В общем случае таймер представляет собой логическое устройство с регистром, хранящим текущее значение счета, и тремя или более входами/выходами.

Обобщенная функциональная схема ПИТ (рис. 3.1.) включает регистр счетчика, 2 входа и 1 выход.

CLK

CLK

вход

импульсов

Регистр счетчика

OUT

синхронизации.

GATE

входные

GATE

ворота.

Рис. 3.1. Обобщенная функциональная схема ПИТ

OUT – выход ПИТ.

Импульсы на входе CLK подсчитываются счетчиком. При появлении фронта каждого входного импульса, счетчик увеличивает или уменьшает содержимое регистра счетчика. В регистр счетчика можно предварительно записать некоторое значение константы пересчета. Содержимое регистра счетчика можно прочитать и оно всегда отражает текущее число импульсов, поступившее на вход CLK.

Вход GATE служит для управления счетом: GATE=1, разрешает счет, GATE=0, запрещает счет.

Выход OUT переключается в зависимости от выбранного режима работы. Содержимое регистра счетчика уменьшается с каждым импульсом на входе CLK, выход OUT переключается, когда счетчик достигает нулевого значения. Это значение счетчика называется terminal count – конец счета.

Выход таймера OUT подключаются к устройствам ввода-вывода для

24


инициирования необходимых действий.

3.2. Техническое описание ПИТ Intel 8254 (8253)

ПИТ строятся на основе функционально ориентированных программно управляемых интерфейсных БИС, в частности на микросхемах Intel 8254 (8253).

к ШД

D7-D0

⌐RD,

к ШУ ⌐WR

к ША

A1, A0

⌐CS

Счетчик 0

Регистр управляющего байта CBR (8 разрядов)

Внутренний регистр состояния SR (8 разрядов)

Выходной регистр состояния SL (8 разрядов)

Входной регистр счетчика CR (16 разрядов)

CR M (8 разрядов)

CR L (8 разрядов)

Счетный элемент CE (16 разрядов)

CE M (8 Разрядов)

CE L (8 разрядов)

Выходной регистр счетчика OL (16 разрядов)

OL M (8 разрядов)

OL L (8 разрядов)

Счетчик 1

Счетчик 2

CLK 0 GATE0 OUT 0

CLK 1 GATE1 OUT 1

CLK 2 GATE2

OUT 2

Рис. 3.2. Функциональная схема программируемого интервального таймера

Подключение ПИТ к автоматизированной системе (рис.3.2.) осуществляется по общим правилам подключения интерфейсных БИС к системной магистрали микропроцессорной системы.

Назначение выводов микросхемы:

-D7–DO – двунаправленные трех стабильные (с тремя состояниями) выводы данных. Подключаются к шине данных ЭВМ для приема управляющей информации от процессора и передачи статусной информации процессору.

-⌐RD, ⌐WR – входы сигналов управления чтение, запись, активный уровень сигнала – низкий. Подключаются к линиям ввод (⌐IOR), вывод

25


(⌐IOW) для приема от ЦП сигналов чтения, записи регистров ПИТ.

-⌐CS – вход, выбор кристалла 0/1– разрешает/запрещает связь ПИТ с системной шиной. CS подключается к ША посредством дешифратора адреса.

-A1,A0 – адресные входы подключаются к соответствующим адресным линиям магистрали для адресации внутренних регистров ПИТ.

Каналы счетчика таймера подключаются к внешним устройствам при помощи трех линий (CLK, GATE, OUT):

-CLK0–CLK2 – входы тактовых сигналов каждого из каналов используются для управления счетным элементом CE и определяют скорость счета. Фронт сигнала приводит к уменьшению содержимого счетного элемента на единицу;

-GATE0–GATE2 – управляющие входы запуска, останова и перезапуска счета для 3-х каналов ПИТ, в соответствии с установленным режимом работы;

-OUT0–OUT2 – выходы счетчиков переключаются при достижении счетчиком значения 0.

Технические характеристики ПИТ

1.Число независимых каналов – 3.

2.Число режимов каждого канала – 6.

3.Разрешение каждого канала – 16 бит с диапазоном счета от 65535 до 0.

4.Максимальная частота счета – 8 МГц (2 МГц для Intel 8253).

5.Формат счета импульсов – двоичный или двоично-десятичный.

3.3.Назначение регистров и методика управления таймером

Карта программно доступных регистров ПИТ, тип доступа ЦП к регистрам, их разрядность и относительные адреса (относительно базового) приведены в табл. 3.1.

Таблица 3.1.

Название регистра

Разряд

Тип

Относительный адрес

ность

доступ

Канал

Канал

Канал

а

0

1

2

Входной регистр счетчика

CR

16

запись

0

1

2

Выходной регистр счетчика

OL

16

чтение

0

1

2

Выходной регистр состояния

SL

8

чтение

0

1

2

Регистр управляющего байта CBR

8

запись

3

3

3

На магистрали автоматизированной системы ПИТ занимает 4 адреса.

Регистр управляющего байта (адрес 3) CBR (Control Byte Register),

определяет режим работы канала таймера. CBR доступен ЦП для записи, для любого канала. Номер канала должен задаваться в самом формате

26


управляющего байта. Формат регистра CBR (Табл. 3.2.):

Таблица 3.2.

Номер бита

7

6

5

4

3

2

1

0

Назначение бита

SC

RW

MODE

BCD

Поле BCD (binary coded decimal) определяет формат счета счетного элемента: 0 – двоичный, 1 – двоично-десятичный. В двоичном формате константа задается в диапазоне 0 – 65535, в двоично-десятичном – в диапазоне 0-9999. Значение константы счета N=0 во всех режимах интерпретируется как 216 или 104 в зависимости от формата счета.

Поле MODE определяет режим работы канала:

-000 – (режим 0) прерывание от таймера (Interrupt on Terminal Count),

-001 – (режим 1) программируемый ждущий мультивибратор

(Programmable One-Shot),

-Х10 – (режим 2) импульсный генератор частоты (Rate Generator),

-Х11 – (режим 3) генератор меандра (Square Wave Generator),

-100 – (режим 4) программно запускаемый одно вибратор

(Software Triggering Strobe),

-101 – (режим 5) аппаратно запускаемый одно вибратор

(Hardware Triggering Strobe).

Поле RW определяет порядок загрузки констант в регистр CR через однобайтовый порт, порядок считывания содержимого регистра OL, а также команду фиксации текущего содержимого счетного элемента CE:

-01 – запись (чтение) младшего байта,

-10 – запись (чтение) старшего байта (константа задается одним байтом – младшим или старшим),

-11 - запись (чтение) младшего, затем старшего байта,

-00 – команда CLO (Counter Latch Operation) фиксация текущего значения счетного элемента CE в выходном регистре счетчика OL.

Формат команды CLO (Табл. 3.3.):

Номер бита

7

6

5

4

3

2

1

0

Назначение бита

SC

0

0

Х

Х

Х

Х

Здесь 00 – код команды CLO, SC – канал, биты – Х не используются. Поле SC (Select Counter) определяет номер канала, для которого предназначено управляющее слово или команду чтения состояния

таймера:

-00 – канал 0, - 01 – канал 1, - 10 – канал 2,

-11– команда чтение состояния таймера RBC (read backward count) для Intel 8254, запрещено для Intel 8253.

Информация из выходного регистра счетчика OL может быть считана процессором без приостановки счета в любое время.

27