Файл: Вводый курс цифровой электроники (К.Фрике, 2003).pdf

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 15.06.2025

Просмотров: 4577

Скачиваний: 2

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

08 Дополнение

отсутствие токов. Для представления информации на выходе в ви­ де напряжений С/«о» и C/«i» поэтому в принципе не требуется затрат энергии. Но поскольку переключатели неидеальны, параллельно с их токопроводящими электродами имеются паразитные сопротивления утечек Rymi и Rym2 и, строго говоря, в стационарных состояниях протекают токи утечек и потребуется энергия. Физические меха­ низмы, определяющие величины токов различны для различных ти­ пов переключателей и будут рассмотрены ниже при рассмотрении схемотехнических решений. Отметим только, что с уменьшением размеров переключателей ток и утечки начинают все больше и боль­ ше определять энергетику вентилей комплементарной логики.

Другой особенностью схем без отношения, определяющей их пре­ имущества, является максимальный логический перепад

^и = [/«1» — С/«о» = Edd

Максимальный логический перепад обуславливает высокую по­ мехоустойчивость цифровых устройств на основе вентилей без от­ ношения.

Схемотехнические разновидности схем без отношения. Общий принцип организации логических вентилей без отношения был во­ площен во множестве конкретных схемотехнических решений, ис­ пользующих практически все типы известных транзисторов.

Вначале были изобретены вентили, использующие кремниевые комплиментарные полевые транзисторы MOS типа. При малой сте­ пени интеграции и особенно для быстродействующих применений CMOS схемы проигрывали в конкурентной борьбе другим типам ло­ гических вентилей (вентилям с отношением и токовыми переключа­ телями). Причины этого заключались в том, что вопросы энергети­ ки не были определяющими, а технология изготовления была слож­ ной и дорогой.

По мере роста степени интеграции ситуация менялась. При до­ стижении степени интеграции порядка 10^ вентилей на кристалле и после преодоления серьезных технологических трудностей вентили типа CMOS нашли широкое применение в цифровой технике благо­ даря именно их основному достоинству, отмеченному выше.

Эволюция элементной базы микроэлектроники закономерно при­ вела к широкому использованию в СБИС наиболее энергетически экономичного схемотехнического решения. При степени интегра­ ции порядка 10^ вентилей на кристалле энергетические параметры стали первостепенными, и поэтому CMOS вентили стали основной


Д.З. Организация и энергетика цифровых схем без отношения

элементной базой цифровых устройств. CMOS логика представляет собой блестящее схемотехническое решение, что нельзя сказать о его структурно-топологических воплощениях. Эти вентили имеют сложную структуру (см. рис. Д.3.3) и обладают сравнительно невы­ сокой плотностью компоновки. При одинаковых нормах проектиро­ вания плотность компоновки CMOS схем в четыре раза уступает логике с отношением и в три раза И^Л.

а)

б)

_ • • • ^

т

^

|

|

1 Н

р

ц

п 1

р^

в)

п+ П

Рис. д.3.3. Электрическая схема (а), топология (б) и разрез структуры (в) CMOS-инвертора.

При уменьшении размеров в область глубокого субмикрона в традиционных конструкциях CMOS элементов сильнее проявляют­ ся паразитные эффекты, нарушающие их нормальное функциониро­ вание. Поэтому традиционные структурно-топологические решения входят в противоречие с одним из основных законов микроэлек­ троники — при уменьшении размеров улучшаются все параметры приборов. Поэтому велись и продолжаются поиски более совершен­ ных структурных решений вентилей без отношений. Как показы-


I 10 Дополнение

вает морфологический анализ, в рамках общего схемотехнического принципа построения базового логического элемента на комплимен­ тарных транзисторах возможны и иные схемотехнические решения, подобные классическому CMOS.

Множество этих модификаций содержит различные комбинации известных в настоящее время транзисторов и средств изоляции. Однако, аналогичным CMOS по своему основному достоинству — отсутствие токов в стационарных состояниях является лишь часть схем. К ним относятся только схемы, построенные на нормально за­ крытых транзисторах, управляемых напряжением и не потребляю­ щих тока по входной цепи.

Таблица Д . 3 . 1 .

Si, SOI, Si/Ge

П1

n-MOS n-MES n-JFET

П2

1

2

3

P-MOS

CMOS

2 т P-MES

CMES

3

P-JFET

CJFET

4

ВТ

п-р-п

5

P-MOS

6 < P-MES

1

7о P-MOD

8P-DJS

X ?

GaAs, GaAlAs/GaAs

X

ВТ

n-MOS n-MES n-MOD n-DJS

?

n-p-n

4

1 ^ 6

7

8

CBL

CMOS

GaAS

CMES

CMOD

CDJS

?

Некоторые интересные модификации приведены в морфологи­ ческой табл. Д.3.1. В морфологическом ящике (табл. Д.3.1) все кон­ кретные электрические схемы, соответствуют обобщенной струк­ турной схеме, приведенной на рис. Д.3.1, и обладают свойствами классических CMOS вентилей. Морфологический метод гаранти­ рованно обеспечивает полноту перебора всех возможных комбина­ ций известных транзисторов, которые можно использовать в каче­ стве переключателей П1 и П2. При формировании горизонтальной оси морфологического ящика (ось П1 переключательных элементов) использованы транзисторы, в которых ток обусловлен переносом электронов. Эти транзисторы выбраны J\ля целей морфологическо­ го анализа ввиду их очевидного преимущества по быстродействию перед р-канальными транзисторами.


Д,3. Организация и энергетика цифровых схем без отношения

Горизонтальную ось содержит в позициях 1-8 нормально-зак­ рытые быстродействующие транзисторы. В данной же работе мы ограничиваемся набором: кремниевых n-MOS, n-JFET, n-MES, n-p-n транзисторов и арсенидгаллиевых n-MOS, n-MES и n-MOD транзи­ сторов. На вертикальной оси морфологического ящика размещены и р-канальные аналоги перечисленных выше транзисторов.

В табл. Д.3.1 каждая из позиций от 1.1 до 8.8 представляет со­ бой схему инвертора, полученную в результате подстановки схемо­ технического обозначения переключателей П1 и П2 в обобщенную эквивалентную схему, приведенную на рис. Д.3.1.

Морфологическая таблица содержит все варианты комплимен­ тарных вентилей, построенных на множестве различных типов тран­ зисторов, использованных при морфологическом анализе. Диаго­ нальные позиции морфологического ящика содержат классический вариант вентиля без отношения — CMOS (см. рис. Д.3.3) и его приборные разновидности, получившие название CMOS-подобные (CMOS-like) вентили: CMOS-комплиментарная логика на кремние­ вых и арсенид галлиевых транзисторах с затвором Шоттки, СJFET комплиментарная логика на кремниевых полевых транзисторах с управляющим р-п переходом; CBL-комплиментарная логика на би­ полярных транзисторах; CMOD-комплиментарная логика на гетероструктурных транзисторах с двумерным электронным газом; CDJSкомплиментарная цифровая логика на квантовых приборах с эффек­ том «Кулоновой блокады».

. Edd Edd Edd

i<

.Вых Вх.

^Вых Вх

Вых

Вх,^

Вых

'

Kj"" \ NM ES

/7Ш

а)

б)

в)

г)

Рис. д.3.4. Разновидности CMOS-Like вентилей : а) - CJFET; б) - CMES; в) - CBL; г) - CDJS;

Перечисленные выше варианты CMOS-like вентилей являются очевидными разновидностями классического вентиля без отноше­ ния, их электрические схемы приведены на рис. Д.3.4. Кроме них возможны и другие варианты сочетаний комплиментарных тран-


12 Дополнение

зисторов различных типов, расположенные вне диагонали табл. Д.3.1. Исследование таких сочетаний возможно, если транзисторы будут совместимы технологически и совместимы по уровням напряжений и токов. Некоторые из подобных сочетаний технологически не це­ лесообразны в рамках ограничений транзисторной планарной крем­ ниевой технологии, но могут оказаться эффективными, например, при реализации по технологии «кремний на диэлектрике» или в виде «трехмерных» структур. Каждая из разновидностей вентиля CMOSlike имеет несколько структурно-технологических вариантов вопло­ щения. Например, вентиль CJFET может быть воплощен в виде тра­ диционной планарной струх^туры, включающей транзисторы с гори­ зонтальными или вертикальными каналами. Но такой вариант во­ площения СJFET будет иметь низкую плотность компоновки и низ­ кое быстродействие. С использованием структуры типа SOI (крем­ ний на изоляторе) вентиль СJFET типа становится компактным, по плотности компоновки не уступающим классическому CMOS вен­ тилю, а по технологичности и быстродействию превосходящим его. Структуры SOI варианта CJFET логики иллюстрируются схемати­ ческими разрезами и топологией приведенными на рис. Д.3.5.

4=in+

Вых

Si02

ip-й

Si

-подложка

Р и с . д . 3 . 5 . Структура SOI CJFET: а) разрез структуры; б) топология.

Очевидным достоинством данного варианта вентиля CJFET по сравнению с классическим CMOS вентилем является технологиче­ ская простота. В структуре JFET-транзистора отсутствует один важный конструктивный элемент, без которого невозможен MOS транзистор с изолированным затвором. Этим конструктивным эле-

Д.З. Организация и энергетика цифровых схем без отношения

ментом является тонкий подзатворныи диэлектрик, формирование которого является самой прецизионной и сложной технологической операцией во всем технологическом маршруте изготовления. Толш;и- на подзатворного диэлектрика составляет величину порядка единиц нанометров (до 3 атомных слоев). На рис. Д.3.6. приведен другой вариант CJFET вентиля, в котором используются разновидности JFET транзисторов, так называемые, SIT-транзисторы (транзисто­ ры со статической индукцией). Достоинством данного варианта воплош;ения CJFET логики является, то что длинна канала в исполь­ зуемых в ней транзисторов не определяется разрешаюш;ей способ­ ностью фотолитографии и ,следовательно, транзисторы с меньшей длинной канала, а поэтому и с большим быстродействием могут быть реализованы с помощью более дешевого фотолитографическо­ го оборудования. Недостатком данного варианта являются плохая технологичность по другим операциям технологического процесса.

п+

Вх

Р+

р*

I

t Edd

п

п+

р+

п+

J

1 р+

ШШШШШ/,

а)

Edd

б)

Рис. Д.3.6. Комплементарный вентиль на SIT-транзисторах: а - схемати­ ческий разрез структуры; б - схемное изображение.

На рис. Д.З.7 приведена иллюстрация еще одного варианта ре­ ализации SOI CJFET вентиля, в котором как и в предыдущем ва­ рианте используются транзисторы с вертикальным каналом, длина которого не зависит от разрешающей возможности литографии. Но в отличие от него транзисторы имеют планарную конструкцию, что гораздо проще в технологической реализации.