Файл: Вводый курс цифровой электроники (К.Фрике, 2003).pdf

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 15.06.2025

Просмотров: 4588

Скачиваний: 2

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

282 Глава 12. Арифметические устройства

74181 ALU

^0

(0...15)CP

-J'

м-31

(0...15X:G

-.G

М

6(P=Q)^

X=Y

1

(0...15)CO

Сп

jCi

—4Р

[1]

—чр

[2]

Cn+4

"^2

C m "

[4]

-лз

—dp"

[8]

Рис. 12.11. Логический символ ALU 74181.

Дизъюнкция

(disjunction)

и М = 1.

Управляющим словом является S = (1,0,1,1)

- ^ 3

На основе этого получим в соответствии с уравнением (12.26):

t^ = -. (-. Xi^ Уг) =Xi\/

Уг

(12.47)

Так как М =

1, получим С7^ = 1, и на выходе появится в соот­

ветствии с уравнением (12.31) дизъюнкция Xi и

yf.

^Fi

= UiM>ti = ^ti

= -^{xiV

yt)

(12.48)

Конъюнкция

(conjunction)

Управляющим словом является S = (1,1,1,0) и М = 1.

На основе этого получим в соответствии с уравнением (12.26):

и = - - ( - • Xi-^ yi V ХгУг V Xi^ Уг) =

-у {-л XiM -^Уг) = Х^Уг

(12.49)

Так как М =

1, получим С/^ = 1, и на выходе появится в соот­

ветствии с уравнением (12.31) конъюнкция Xi и yf.

xFi=Ui<Wti

= ^ti

= ^

(ХгУг)

(12.50)

Могут быть образованы в совокупности 32 различных функции, некоторые из которых имеют очень малое значение. В табл. 12.2 собраны только те функции, которые можно получить с помощью ALU 74181.


12.6. Компараторы

Таблица 12.2. Функции ALU 74181.

Выбранные входы

Выходы Fi

М = 1

М = 0

S3

S2

51

So

логические функции

арифметические функции

и 0

и

Со = 0

Со = 1

0

- 1 Ж

х - \

X

0

и

и

1

-i(xy)

(ху) -

1

ху

0

и

1

и

->ж V у

(ж-, у) - 1

х^у

0

0

1

1

1

- 1

0

0

1

0

0

-• (^ V ?/)

X -\- (хУ -^у)

х-^(хУ-^у)-\-1

0

1

0

1

-"У

ху-\- {х у -> у) ху •}- {х у -> у) -{-1

0

1

1

0

- (х^

у)

х - у - 1

х-у

0

1

1

1

X V -«г/

хУ ->у

ж V -It/ + 1

0

0

0

-пху

х-\- {хУ

у)

х-\-(хУу)-\-1

0

0

1

х4> у

х-\-у

Х + 2/ + 1

0

1

0

У

(x-iy) +

(хУу)

(x^y)-\-{xyy)

+ l\

0

1

1

хУ

у

хУ у

хУу-\-

1

1

0

0

0

X + X

X -h X -}- 1

1

0

1

х^у

ху -\- X

ху -\- X -{-1

1

1

0

ху

х->у -\- X

x~iy -\- X + 1

1

1

1

X

X

ж + 1

1

Когда требуется большая длина слов, могут быть совместно со­ единены с помощью генератора с опережением переноса 74182 по четыре схемы. Возможно дальнейшее каскадирование.

12.6. Компараторы

Как правило, компараторы сравнивают два слова одинаковой дли­ ны, показывая при этом, какое число больше. Компараторы вводят, например, в компьютеры, чтобы тестировать условия перехода.

Реализация компараторов, как правило, требует очень больших схемотехнических затрат, которые также, как и для сумматоров, увеличиваются в сильной степени при возрастании числа разрядов при заданном времени задержки. Поэтому при большой длине слов используются каскадируемые компараторы.


Глава 12. Арифметические устройства

12.6.1. 2-битовый компаратор

Пусть в качестве примера должен быть разработан компаратор ^\ля. двух 2-битовых двоичных чисел ж и у, который проверял бы равен­ ство {х = у) ж имел бы по одному выходу х > у и х < у. Для этого сначала составим таблицу истинности (табл. 12.3).

С помощью минимизации получаем:

Ах<у =

^ xiyi V ^ хгхоуо V ^ хоугуо V ^ хоухуо

(12.51)

Ах>у =

^ 1 ^ У1 V жо"- Уг^Уо^ xiXQ-^ yi

(12.52)

Выходной сигнал А^^^у можно определить исходя из того факта, что он равен 1 тогда, когда оба других выходных сигнала равны 0:

^ж=2/

' -^ж<?/~' -^хУу

К-^хКу V Лхуу

(12.53)

Благодаря этому время задержки }\ля этого входа увеличивается на время задержки одного вентиля. На рис. 12.12 показана схема этого компаратора.

Таблица 12.3. Таблица истинности для 2-битового компаратора.

У1

2/0

Х\

Хо

X = у

X <у

X > у

0

0

0

0

1

0

0

0

0

0

1

0

0

1

0

0

1

0

0

0

1

0

0

1

1

0

0

1

0

1

0

0

0

1

0

0

1

0

1

1

0

0

0

1

1

0

0

0

1

0

1

1

1

0

0

1

0

0

0

0

1

0

0

0

1

0

1

0

0

1

0

1

0

0

0

1

1

0

0

1

1

0

0

0

1

0

1

0

1

0

1

0

1

1

0

0

1

0

1

1

1

1

0

0


12.6. Компараторы

285

^0

Xl

Уо

У\

1 Ь

1 b

1 Ь

1 Ь

&

&

&

&

&

&

>1

>1

>1

Т

х<у

х=у

х>у

Рис. 12.12. Структурная схема 2-битового компаратора.

X,^0

r^ СОМР

^2

1

\^р

ъ\

Хз

jc<y

<

P<Q

^3^

— =

P=Q

х>у

— >

P>Q

Уо

Ух —

У2

\^Q

ъ\

Уз

Рис. 12.13. Логический символ 4-битового компаратора 7485.


Глава 12.

Арифметические

устройства

12.6.2.

Каскадируемые компараторы

На рис. 12.13 показан логический символ 4-битового компаратора 7485, который имеет выходы ^^^ля равенства (а; = у), р^ля х > у и для X < у. Дополнительно данная схема имеет три входа, на кото­ рые передаются переносы аналогичных схем, значимость разрядов которых ниже.

На основе трех подобных схем можно построить 12-битовый ком­ паратор, который представлен на рис. 12.14. У схемы с наименьшей значимостью разряда на вход переноса, соответствующий равен­ ству подается 1, в то время как на входы «больше» и «меньше» по­ дается 0. Обе схемы с большей значимостью принимают на входы выходные сигналы предыдуш;их схем. Следует учитывать, что сиг­ нал переноса «гофрируется». Поэтому время выполнения растет ли­ нейно при увеличении количества схем.

Хо.

СОМР

Х4.

Х8.

XI .

Х5.

Х2.

Хб.

Хз

Х7 .

Х\\ _

О

р«а

1

ОP=Q

УО

}

P>Q

Уъ

у^

У\

У2

Уб

У\^

уз

У1

У\\

Рис. 12.14. Схема 12-битового компаратора с тремя схема 7485.

12.7. Упражнения

Задача 12.1. Как можно применить 74181 как компаратор для двух 4-битовых слов?

Задача 12.2. Выведите функцию 74181 на основе содержания вы­ веденных уравнений для управляющего слова М = 1 и 5 = 0110. Задача 12.3. Альтернативой сумматора с опережением переноса является сумматор с селекцией переноса. На рисунке показан вари­ ант для 16 бит. Пять показанных на структурной схеме сумматоров являются сумматорами с переносом пульсаций с шириной 4, 5 и 7 бит в 1-й, 2-й и 3-й ступени (каскаде).