Файл: Вводый курс цифровой электроники (К.Фрике, 2003).pdf

Скачать файл
Заказать решение

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 15.06.2025

Просмотров: 4559

Скачиваний: 2

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

Глава Ц' Программируемые логические блоки

sea-of gates, «море вентилей» (соединительные проводники про­ ходят по матричным ячейкам).

Input

Input

1

С1>

Input/

^

^

CLK

макроячейка1

макроячейка 56

макроячейка 2

макроячейка 55

-CZ]

lO-Ports

макроячейка 3

макроячейка 54

- d ]

макроячейка 4

макроячейка 53

lO-Ports

макроячейка 5

макроячейка 52

макроячейка 6

макроячейка 51

макроячеики

макроячейка 50

-CZ]

7-16

макроячейка 49

- £ d

макроячейки

I

57-64

EZh

макроячейка 38

4ZD

макроячейка 17

макроячейка 18

макроячейка 37

4ZD

EZh

макроячейка 19

макроячейка 36

-ZZ] lO-Ports

lO-Ports

[IZh

макроячейка 20

макроячейка 35

-zz:

[ZD-

макроячейка 21

макроячейка 34

макроячейка 22

макроячейка 33

- C Z

CZh

макроячейка 23

макроячейки

макроячейка 24

39-48

макроячейки

25-32

Р и с .

14 . 18 .

А р х и т е к т у р а E P L D

CY7C343 компании Cypress.

14.10.1. Структура канализированных вентильных матриц

Gate-arrays (рис. 14.19) состоит из матрицы с однородными ячейка­ ми, периферийных ячеек и тестовых структур. Между ними рас­ положены каналы р^ля соединительных трасс. Матрица gate-arrays может иметь несколько сотен выводов.

Однородные матричные ячейки содержат по несколько пар р- и п-МОП транзисторов. Вначале, на базовом кристалле эти МОППТ между собой не связаны. В подобном виде у изготовителя хра­ нится запас полупроводниковых пластин с базовыми матричными кристаллами. Затем может быть осуществлено создание конкрет­ ной схемы в соответствии со специфическими требованиями заказ­ чика. Д,ля этого могут быть использованы один или несколько уров-

Ц.Ю. Gate-Arrays 347

ней межсоединений. Таким образом из отдельных матричнах ячеек могут быть сформированы, например, вентиль НЕ-И (NAND) или триггер. Обычно для реализаций требований заказчика использу­ ются от 1 до 8 фотошаблонов. Использование для соединений не­ скольких уровней помогает экономить площадь кристалла и повы­ шать быстродействие.

1/О-ячейка

область каналов

— матрица ячеек

Рис. 14.19. Структура вентильной матрицы.

р-канал

n-канал

.

'

^

(

•

^

^1И

р

I

•~i

\п\ \

• '

1

[п]

[

•

1 [п]

nj

1

0 1 01—1

,

1

Fl•

о

^1

11 [Щ]

^1

[Щ]

[nj 1rl• n]

п

0 f и 1 01— ' •

- •]

1

1

t

\Ш\

^1 1]

[р]

1[gj' Jrl•

n]

0 1 0

• 1

Iml

[

ш1 0 | 0

d

0 П

0 0

0 П

0 П

Рис. 14.20. Матричная ячейка вентильной матрицы (gate array). Другие матричные ячейки подключаются выше и ниже.

С использованием дополнительных заказных уровней металли­ зации могут быть образованы дополнительные библиотечные эле-

348 Глава Ц- Программируемые логические блоки

менты. Характеристики этих библиотечных элементов измеряются изготовителем и тестируются с высокой точностью. После этого заказчик может вызвать из компьютера символ соответствующей ячейки (например, НЕ-ИЛИ-вентиля) и соединить этот символ с имитационной моделью. Кроме того, запоминается топология ме­ таллизированных межсоединений, по которой позднее может быть изготовлен фотошаблон (маска).

р-канал

п-канал

Л

^

А

Г

\

С

\

п

П

Ш 0 [ШК~Ч1 ^ и [пр~щ

и

Ь

п

п

п

Рис. 14.21. Элементарные соединения в матричной ячейке, показанной на рис. 14.20.

р-канал

п-канал

Г

Рис. \А/11, Библиотечная ячейка: вентиль НЕ-ИЛИ с тремя входами хо, a:i, а:2 и выходом у.

На рис. 14.22 представлена в качестве примера библиотечная ячей­ ка, содержащая NAND-вентиль с тремя входами. Плоскость соеди-

14-10. Gate-Arrays

нений, обеспечивающая конфигурацию заказной ИС, например ин­ вертор, показана серым цветом. Не этого не потребуется вся ячейка. Поскольку для инвертору нужны только два транзистора, осталь­ ные компоненты не используются. Для мощного возбудителя парал­ лельно подключается 2 дополнительных транзистора.

Впериферийных ячейках содержатся мощные каскады, подключен­ ные к выводам. На основе специализированной в соответствии с применением разводки периферийные ячейки могут быть включе­ ны в качестве входа, выхода или как двунаправленный интерфейс.

Втестовые и специализированные структуры входят, например, «модуль управления процессом» (РСМ, process controle module), зна­ ки совмещения, обозначение кристалла, номер версии. В каналах разводки располагаются проводники, связывающих отдельные вен­ тили.

'DD

1

1

-о у

Хо

И—

Xi

b

Х2

Р и с . 14.23. Электрическая схема

библиотечной ячейки: НЕ-И-вентиль с

тремя входами жо, a:i, Ж2 и выходом

у.

Комплексные ASIC можно экономично производить только с по­ мощью поддерживаемых компьютерами инструментальных систем проектирования. Проектирование производится, как правило, на рабочих станциях заказчика, или, все в большей степени, на пер­ сональных компьютерах. Преимуществом вентильных матриц (gate arrays) является то, что изготовитель имеет готовую библиотеку с протестированными схемами матричных ячеек, в число которых входят, например, отдельные вентили (малый уровень интеграции, SSI), мультиплексоры (средний уровень интеграции, MSI) и малые микропроцессоры (СБИС, LSI). Пользователь может на основе этой библиотеки разрабатывать ИС на основе собственных проектов, по-

Смотрите также файлы