ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 16.06.2025
Просмотров: 1063
Скачиваний: 1
53 |
|||||||||||||
M1: MOV R0,#N; |
R0←N |
||||||||||||
нет |
M3: JB P1.0,M1; |
если P1=0, то M1 |
|||||||||||
контакт |
|||||||||||||
MOV R1,#N1; |
временная задержка |
||||||||||||
замкнут ? |
|||||||||||||
да |
M2: DJNZ R1,M2; |
R1←R1–1, если R1≠0, |
|||||||||||
задержка |
то M2 |
||||||||||||
DJNZ R0,M3; |
R0←R0–1, если R0≠0, |
||||||||||||
да |
|||||||||||||
контакт |
нет |
то M3 |
|||||||||||
………… |
|||||||||||||
замкнут ? |
|||||||||||||
Время tЗ временной задержки равно: |
|||||||||||||
да |
|||||||||||||
контакт замкнут,дребезг |
tЗ=(2ּN1+2)ТМЦ |
||||||||||||
Величина N выбирается так, чтобы время: |
|||||||||||||
завершён |
|||||||||||||
tЗ=(4ТМЦ+tЗ)ּN≈tДРЕБ.
Схема алгоритма способа временной задержки имеет вид.
Фрагмент программы способа временной задержки для ОМК ВЕ51 имеет вид:
M1: JB P1.0, M1; MOV R0, #N1;
M3: MOV R1, #N1;
M2: DJNZ R1, M2; DJNZ R0, M3; JB P1.0, M1;
……. tЗ=[N1ּ(2+2ּN2)+2]ּTМУ
Время задержки tЗ выбирается:
tЗ≥ tдреб.
4.4.4.Аппаратное обеспечение вывода логических сигналов
При выводе логических сигналов из МПУ решают три основные задачи:
•обеспечивают требуемый ток в нагрузке при выдаче логического сигнала (усиления по току);
•преобразование логических сигналов из ТТЛ-уровней напряжения в иные логические уровни;
•осуществляют оптоэлектронную гальваническую развязку;
Для обеспечения требуемого тока в нагрузке могут использоваться следующие устройства:
–интегральные буферные схемы (типа шинных формирователей К580ВА86/87; К589 АП16/24 либо интегральные буферные элементы К555 АП1/АП2) при этом ток в нагрузке обеспечивается от 20 до 100мА;
–с использованием транзисторных эмиттерных повторителей;
–с использованием повторителей на ОУ.
54
Преобразование ТТЛ-уровней в иные логические уровни напряжения может осуществляться с использованием:
•интегральных преобразователей уровней;
•интегральных схем с открытым коллектором и повышенной нагрузочной способностью;
•схем на дискретных элементах (транзистор).
Существуют следующие типы интегральных преобразователей
уровней:
– из ТТЛ в ЭСЛ («0» →-5В, «1»→+5В); [К500 ПУ125 из ТТЛ в ЭСЛ (прямое); К500 ПУ124 из ЭСЛ в ТТЛ (обратное)].
– из ТТЛ в RS («0»→-12В, «1»→+15В); [К170 АП2 (прямое); К170
УП2 (обратное); MAX 232 (прямое и обратное);
– из ТТЛ в КМОП («0»→0≈В, «1»→+15В) ; [К176 ПУ4 (прямое);
К564 ПУ6 (обратное)].
Замечание: При выборе функциональных интегральных схем (АЦП, ЦАП, аналог. коммутаторов и др.) необходимо обращать внимание – какими логическими уровнями управляется данная схема и нужно или нет использовать преобразователи уровней.
Интегральные схемы с открытым коллектором и повышенной нагрузочной способностью удобно использовать для увеличения уровня
напряжения логической единицы: |
||||||||||||
R1 |
+15В(Eпит) |
Некоторые интегральные схемы |
||||||||||
1 |
||||||||||||
с ОК поддерживают напряжение EП |
||||||||||||
вплоть до 30В и током нагрузки до |
||||||||||||
К555ЛН4 |
К555ЛН4 |
|||||||||||
50мА. |
||||||||||||
Такие ИС удобно использовать для управления индикаторами, требующими повышенное напряжение (газоразрядные и некоторые светодиодные индикаторы). Кроме того ИС с ОК часто используют для управления миниатюрными герконовыми реле:
+15В |
R1 |
Если требуется обеспечить |
|
+5В |
нестандартные логические уровни |
||
1 |
1 |
на выходе, то используют схемы |
|
на дискретных элементах типа: |
|||
Основным элементом преобразования является транзистор VT1, включённый по схеме с общей базой. Если напряжение на эмиттере VT1 соответствует логической единице (ок. +5В), то VT1 открывается и его коллекторным током открывается VT2 . При этом на выходе схемы формируется напряжение UВЫХ=-U2.
Если на эмиттере VT1 напряжение соответствует уровню логического нуля, (меньше 0,4В), то VT1 заперт смещением формируемым на диодах VD1 и VD2 . В этом случае коллекторный ток не протекает, VT2 закрыт и UВЫХ=+U1.
55
Замечание: Для повышения КПД изображённые схемы выходную цепь на транзисторе VT2 чаще реализуют на двух транзисторах (как в усилителях мощности). В этом случае будет исключено протекание прямого тока между +U1 и –U2.
Замечание: Вместо транзисторов для преобразования уровней часто используют ОУ.
4.4.5.Особенности ввода коротких логических сигналов
Короткими |
логическим |
сигналами |
называют |
сигналы, |
|||||||
продолжительность которых соизмерима с машинными циклами |
|||||||||||
микропроцессора. τ≈МЦ. |
|||||||||||
Для ввода в МПС логических сигналов τ≤ТМЦ используют |
|||||||||||
специальные приёмы: |
Пример: |
||||||||||
U |
|||||||||||
M1: |
JB P1.0,M1; (2мц=12.2мт). |
||||||||||
1 |
τ |
Команда JB осуществляет опрос линии |
|||||||||
t |
порта |
P1.0 |
только |
течении |
одного |
||||||
машинного |
такта |
из 24-х , в течении |
|||||||||
которого |
эта |
команда |
выполняется. |
||||||||
Следовательно, |
появление |
короткого |
|||||||||
импульса τ на линии P1.0 (τ≤ТМЦ) может не совпасть с машинным тактом |
|||||||||||
опроса линии P1.0. Т.о. циклически выполняемая команда JB с большой |
|||||||||||
вероятностью может не обнаружить короткого сигнала. |
|||||||||||
Аналогичная ситуация и при подаче коротких сигналов τ на входы |
|||||||||||
запроса прерывания контроллера (INT1иINT0 |
для ОМК ВЕ51) или на |
||||||||||
счётные входы внутренних таймеров–счётчиков (Т1, Т0 для ВЕ51). Т.к. |
|||||||||||
опрос перечисленных входов схемно также реализуется в течении одного |
|||||||||||
МТ за МЦ. |
|||||||||||
Для фиксации подобных коротких импульсов используются |
|||||||||||
внешние триггерные схемы, которые запоминают сигнал. |
|||||||||||
+5В |
||||
R1 1k |
DD1 |
|||
T |
||||
D |
Q |
P1.0 |
||
C |
Q |
P1.1 |
||
R |
||||
ОМК |
||||
ВЕ51 |
CLR P1.1; сброс триггера
SETBP1.1;
M1: JB P1.0, M1;
Рассматриваемая последовательность команд и схема обеспечит ввод любого короткого сигнала длительности τ≥0,01 нс.
Замечание: Для обеспечения ввода и подсчёта коротких логических
56
сигналов, следующих через короткие интервалы времени друг за другом, используют внешние двоичные счётчики на триггерах. Информация с данных счётчиков водится через порты ввода-вывода в ОМК.
4.5.Обеспечение взаимодействия микропроцессорных устройств и ЭВМ верхнего уровня
Для обеспечения взаимодействия МПУ как между собой так и с ЭВМ ВУ используют:
–последовательные интерфейсы (типа RS232, ИРПС «токовая петля»
идр.);
–промышленные сети, типа FieldBus.
Перечисленные последовательные интерфейсы реализуют
радиальную структуру подключения. Это означает, что для подключения к каждому МПУ необходимо реализовать свой последовательный интерфейс:
КПИ – встроенные контроллеры последовательного интерфейса; ССЛС – схема согласования с ЛС; ЛС – линия связи;
Подобные соединения устройств называются соединениями типа точка-точка (point-point).
Винтерфейсе RS232С информация передаётся побайтно по трём проводным линиям бит за битом. При этом используются две информационные линии (Т×D передаваемых данных , R×D – принимаемых данных) и общий провод – GND (земля).
Каждый передаваемый бит в линии связи интерфейса RS232С кодируется уровнем напряжения «0» – -12В, «1» – +12В. Скорость передачи в RS232С для ЛС типа «витая пара» измеряется в пределах 100 Кбод. Длина линии может достигать 0,5 км.
Винтерфейсе ИРПС «токовая петля 20 mA» передача информации осуществляется по четырёхпроводной линии, при этом каждая пара проводов образуют свою токовую петлю:
–R+, R- – токовая петля для приёма информации;
–Т+, Т- – токовая петля для передачи информации.
Каждый передаваемый бит кодируется уровнем тока: «1» – 18÷20мА «0» – 0÷3 мА.
Замечание: Использование тока для кодирования информации повышает помехозащищённость передаваемой информации, но как правило, снижает скорость передачи.
Длина линии связи ИРПС «токовая петля» может достигать 10км. при скорости передачи 100б÷19,2 Кбод (1бод=1бит в 1с.).
57 |
||||||||
Следует помнить: увеличение длины линии связи требует снижения |
||||||||
скорости передачи для обеспечения бесперебойного обмена информацией: |
||||||||
V, Кбод |
Снижение скорости передачи объясняется |
|||||||
увеличением переходных процессов в длинных |
||||||||
100 |
||||||||
линиях и помехами. |
||||||||
В качестве схемы сопряжения с линией |
||||||||
0,1 |
l, км |
связи ССЛС в интерфейсе RS232С удобно |
||||||
0,01 |
0,5 |
использовать |
интегральную |
схему |
типа |
|||
MAX232: |
||||||||
MAX 232C |
C3 |
|||||||
P3.1 TxD |
TxD |
1,0 |
||||||
Ucc |
+5В |
|||||||
P3.0 RxD |
RxD |
1,0 |
C4 |
|||||
C1+ |
U+ |
|||||||
1,0 |
U- |
|||||||
C1 |
C1- |
1,0 |
C5 |
ЛС |
||||
C2+ |
TL |
TxD |
||||||
C2 |
1,0 |
C2- |
RL |
|||||
RxD |
||||||||
GND |
||||||||
Для сопряжения напряжения интерфейса ИРПС «толовая петля» |
||||||||
используют следующую схему: |
||||||||
+5В |
R1 |
DA1 |
T+ |
|
DD1 |
1k |
|||
TxD |
1 |
VD1 |
ИРПС |
|
P3.1 |
ЛС |
RxD |
R2 |
||||
20k |
T- |
||||
P3.0 |
R3 |
||||
+5В |
|||||
DD2 |
|||||
200 |
|||||
1 |
|||||
DA2 |
R+ |
||||
VD1 |
ИРПС |
||||
R4 |
R- |
ЛС |
|||
20k |
|||||
DA1, DA2 – AОТ110А; VD1, VD2 – КД522.
Диоды VD1, VD2
служат для защиты транзистора и диода оптопар от возможных обратных напряжений в линии связи. Пример схемы сопряжения источника и приёмника сигналов с ИРПС «токовая петля»:
Интерфейс ИРПС «токовая петля» обязательно подразумевает гальваническую развязку.
Промышленная сеть представляет собой последовательную двухпроводную магистраль, в которой параллельно может находиться несколько микропроцессорных устройств и ЭВМ ВУ:
В настоящее время используются следующие типы промышленных сетей:
МПУ1 |
МПУ1 |
.... |
ЭВМ |
||||
ВУ |
|||||||
2 |
2 |
2 |
|||||
магистраль
–CAN – сеть (Control Area Network) – сеть области управления. Это последовательная магистраль с
разрешением