Файл: Компьютерные системы и сети Часть 1 (Архитектура ВС) Мельникова ЕВ, БГУИР 2009 (Мет пособие).pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 30.07.2025
Просмотров: 712
Скачиваний: 0
Министерство образования Республики Беларусь
Учреждение образования «Белорусский государственный университет
информатики и радиоэлектроники»
Факультет компьютерных систем и сетей
Кафедра Программного обеспечения информационных технологий
Е.В. Мельникова Электронный учебно-методический комплекс по дисциплине
КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ
Для студентов специальности Т.10 02 00 «Программное обеспечение информационных технологий»
Минск 2009
СОДЕРЖАНИЕ |
|
Введение |
4 |
1.Архитектура микропроцессоров |
6 |
1.1.Классификация |
8 |
1.2.Основные характеристики микропроцессора |
13 |
1.3.Структура типового микропроцессора |
13 |
1.4.Устройство управления |
17 |
1.5.Особенности программного и микропрограммного |
|
управления |
18 |
1.6.Логическая структура микропроцессора |
20 |
1.7.Система команд |
22 |
1.8.Режимы адресации |
25 |
1.9.Типы архитектур |
25 |
1.10.Организация ввода/вывода в микропроцессорной |
|
системе. |
26 |
1.11. Форматы передачи данных |
29 |
1.11.1.Параллельная передача данных |
32 |
1.11.2. Последовательная передача данных |
37 |
1.12.Способы обмена информацией в микропроцессорной |
|
системе |
39 |
1.12.1.Программно-управляемый ввод/вывод |
40 |
1.12.2.Организация прерываний в микроЭВМ |
40 |
1.12.3.Организация прямого доступа к памяти |
47 |
2.Память в микропроцессорной системе |
51 |
2.1.Основные характеристики полупроводниковой памяти |
53 |
2.2.Постоянные запоминающие устройства |
54 |
2.3.Оперативные запоминающие устройства |
55 |
2.4.Буферная память |
55 |
2.5.Стековая память |
57 |
3. Интерфейсы |
58 |
3.1.Терминология |
59 |
3.2.Система VME |
60 |
3.3.Система VХI |
62 |
3.4.Система Multibus |
63 |
3.5.PCI -локальная магистраль персональных компьютеров |
64 |
4.Основные этапы развития параллельной обработки |
72 |
5. Принципы конвейерной организации |
76 |
5.1.Простейшая организация конвейера и оценка его |
|
производительности |
76 |
5.2.Структурные конфликты и способы их минимизации |
78 |
5.3. Классификация конфликтов по данным |
82 |
5.3.1.Конфликты по данным, приводящие к приостановке |
2
конвейера |
83 |
5.3.2 Методика планирования компилятора для устранения |
|
конфликтов по данным |
84 |
5.3.3.Сокращение потерь на выполнение команд перехода и |
|
минимизация конфликтов по управлению |
87 |
5.3.4. Снижение потерь на выполнение команд условного |
|
перехода |
89 |
5.3.5. Статическое прогнозирование условных переходов: |
|
использование технологии компиляторов |
93 |
5.3.6.Проблемы реализации точного прерывания в конвейере |
93 |
5.3.7.Обработка многотактных операций и механизмы |
|
обходов в длинных конвейерах |
96 |
5.3.8. Конфликты и ускоренные пересылки в длинных |
|
конвейерах |
98 |
5.3.9.Поддержка точных прерываний |
100 |
5.4.Конвейерная и суперскалярная обработка |
103 |
5.4.1.Параллелизм на уровне выполнения команд, |
|
планирование загрузки конвейера и методика |
|
разворачивания циклов |
103 |
5.4.2.Параллелизм уровня команд: |
|
зависимости и конфликты по данным |
103 |
5.4.2.1.Основы планирования загрузки конвейера и |
|
разворачивание циклов |
105 |
5.4.2.2.Устранение зависимостей по данным и механизмы |
|
динамического планирования |
109 |
5.4.2.3.Динамическая оптимизация с централизованной |
|
схемой обнаружения конфликтов |
110 |
5.4.2.4. Другой подход к динамическому планированию |
|
- алгоритм Томасуло |
113 |
5.4.2.5.Аппаратное прогнозирование направления переходов |
|
и снижение потерь на организацию переходов |
117 |
5.4.2.6.Дальнейшее уменьшение приостановок по |
|
управлению: буфера целевых адресов переходов |
121 |
5.4.3 Архитектура машин с длинным командным словом |
130 |
5.4.4. Аппаратные средства поддержки большой степени |
|
распараллеливания |
133 |
3
Введение
Архитектура – это термин, обычно использующийся для описания состава, принципа действия, конфигурации и взаимного соединения основных узлов вычислительной системы на некотором общем уровне, включая описание пользовательских возможностей программирования, системы команд и средств пользовательского интерфейса, организации памяти и системы адресации, операций ввода–вывода и управления и. Такимт.д образом , термин «архитектура» относится как к аппаратным средствам, так и к программному обеспечению, и их комбинациям.
Существуют две основные архитектуры построения вычислительных систем– фон Неймана и Гарвардская.
Американский математик фон Нейман(1903-1957) предложил концепцию вычислительной машины (и в частности, хранимой в памяти программы), которая лежит в основе большинства современных машин. Одним из основных моментов этой концепции является то, что система обладает единой памятью, в которой хранятся и команды программы и данные. Система содержит одну шину данных (ШД) , по которой передаются и команды программы, и данные. Следовательно, в такой системе требуется три цикла для выборки команды и двух сомножителей (т.е .для выполнения операции МАС– базовая операция умножения и добавления результата умножения) На рис. 1 показана традиционная структура вычислительной системы, соответствующая «фоннеймановской» архитектуре.
Память |
|||||
ША |
|||||
Програм |
ЦПУ |
||||
ма и |
|||||
ШД |
|||||
данные |
|||||
Рис.1
Гарвадская архитектура названа по работе, выполненной в 40-х годах ХХ века в университете Гарварда под руководством Г.Айкена(1900-1973). В соответствии с этой концепцией для хранения программы(команд) и данных используются различные устройства памяти. Соответственно в системе имеется
два комплекта шин |
для этих устройств: шина адреса памяти |
программ |
||||
(ШАПП), шина данных памяти программ для работы с памятью программ (ПП) |
||||||
и шина адреса памяти данных(ШАПД), шина данных памяти данных (ШДПД) |
||||||
для работы с памятью данных(ПД). В системе с гарвардской архитектурой |
||||||
можно |
одновременно |
производить |
операции |
обращения |
к |
различн |
устройствам памяти, т.е. синхронно выбирать команду из памяти программ ПП по шине ШДПП и сомножитель из памяти данных ПД по шине . ШДПД Соответственно при этом для выполнения операции МАС требуется два цикла
работы процессора, Реально за счет различных дополнительных мер почти
4
всегда время операции МАС сводится к одному циклу. Гарвадская архитектура приведена на рис.2.
Память |
ША |
ША |
Память |
програм |
ЦПУ |
||
мы |
ШД |
ШД |
данных |
Рис.2 Таким образом, Гарвардская архитектура разделяя пространства памяти данных
и программ и предусматривая раздельные шины доступа к каждой из них, обеспечивает доступность и данных, и программ в одном цикле выполнения операций процессором, что увеличивает общую скорость обработки.
В современных процессорах часто применяется |
модифицированнаяГар |
||||
вардская архитектура, |
когда для |
общения |
с внешней |
памятью |
используется |
один набор шин, в |
то время |
как на |
самом |
кристалле |
для увеличени |
быстродействия они разделены Такой подход минимизирует общую стоимость системы, сохраняя преимущества Гарвардской архитектуры. В дополнение к этому применяются различные схемы кэширования и конвейерной обработки.
Архитектура ЭВМ — это абстрактное представление или определение физической системы (микропрограммы или комплекса аппаратных средств) с точки зрения программиста, разрабатывающего программы на машинноориентированном языке, или разработчика компилятора. Она определяет принципы организации вычислительной системы и функции процессора и не
отражает такие проблемы, как управление и передача данных внутри процессора, конструктивные особенности элементной базы и специфику
технологии ее производства. |
|||||||||
Основа |
любой ЭВМ - |
центральный процессор (ЦПУ). Он работает |
под |
||||||
управлением программных средств, преобразуя входную информацию в |
|||||||||
выходную. |
Преобразования |
осуществляются |
системой |
, |
ком |
||||
последовательность которых реализует программу решения задачи. Команда, |
|||||||||
попадая в ЦПУ, проходит несколько этапов: выборка команды, выполнение |
|||||||||
действий над операндами, формирование адресов и статусных флагов. Это |
|||||||||
обеспечивается |
в |
ЦПУ |
микропрограммным |
автоматформирующим, |
|||||
микропрограмму для каждой команды. Для ЦПУ команда представлена на |
|||||||||
машинном языке в виде последовательности двоичных кодов. Формат команды |
|||||||||
включает поля: код операции, сведения об операнде источнике и приемнике, |
|||||||||
Команды |
и |
операнды |
располагаются в памяти |
машины. Быстрее |
всего |
||||
выполняются |
действия |
над |
операндами, заключенными во |
внутренние |
|||||
регистры ЦПУ. Для расширения возможностей доступа к данным используется |
|||||||||
система режимов адресации. |
|||||||||
5
ЦПУ как отдельный аппаратный узел объединен с рядом регулярных узлов сопровождения в один кристалл – микропроцессор (МП).
1.Архитектура микропроцессоров |
||||||||||||||||||
ЭВМ получили широкое распространение, начиная с 50-х годов. Прежде это |
||||||||||||||||||
были |
очень |
большие |
и |
дорогие |
устройства, используемые |
лишь |
в |
|||||||||||
государственных учреждениях и крупных фирмах. Размеры и форма цифровых |
||||||||||||||||||
ЭВМ неузнаваемо изменились в результате разработки новых устройств, |
||||||||||||||||||
называемых микропроцессорами. |
||||||||||||||||||
Микропроцессор (МП) - это программно-управляемое электронное цифровое |
||||||||||||||||||
устройство, |
предназначенное |
для |
обработки |
цифровой |
информации |
и |
||||||||||||
управления процессом этой обработки, выполненное на одной или нескольких |
||||||||||||||||||
интегральных схемах с высокой степенью интеграции электронных элементов. |
||||||||||||||||||
В 1970 |
году |
Маршиан |
Эдвард |
Хофф |
из |
фирмыIntel |
сконструировал |
|||||||||||
интегральную |
схему, аналогичную |
по |
своим |
функциям |
центральному |
|||||||||||||
процессору большой ЭВМ - первый микропроцессор Intel-4004, который уже в |
||||||||||||||||||
1971 году был выпущен в продажу. |
||||||||||||||||||
15 ноября 1971 г. можно считать началом новой эры в электронике. В этот день |
||||||||||||||||||
компания приступила к поставкам первого в мире микропроцессора Intel 4004. |
||||||||||||||||||
Это был настоящий прорыв, ибо |
МП Intel-4004 размером |
менее 3 см был |
||||||||||||||||
производительнее гигантской машиныENIAC. Правда работал он гораздо |
||||||||||||||||||
медленнее |
и |
мог |
обрабатывать |
одновременно |
только4 бита информации |
|||||||||||||
(процессоры больших ЭВМ обрабатывали 16 или 32 бита одновременно), но и |
||||||||||||||||||
стоил первый МП в десятки тысяч раз дешевле. |
||||||||||||||||||
Кристалл |
представлял |
собой4-разрядный |
процессор |
с |
классической |
|||||||||||||
архитектурой |
ЭВМ |
гарвардского |
типа и изготавливался по передовойp- |
|||||||||||||||
канальной МОП технологии с проектными нормами10 мкм. Электрическая |
||||||||||||||||||
схема |
прибора |
насчитывала2300 |
транзисторов. МП |
работал |
на |
тактовой |
||||||||||||
частоте 750 |
кГц |
при |
длительности |
цикла команд10,8 |
мкс. Чип i4004 |
имел |
||||||||||||
адресный стек (счетчик команд и три регистра стека типаLIFO), блок РОНов |
||||||||||||||||||
(регистры сверхоперативной памяти или регистровый файлРФ), 4-разрядное |
||||||||||||||||||
параллельное АЛУ, аккумулятор, регистр команд с дешифратором команд и |
||||||||||||||||||
схемой управления, а также схему связи с внешними устройствами. Все эти |
||||||||||||||||||
функциональные узлы объединялись между собой4-разрядной ШД. Память |
||||||||||||||||||
команд достигала 4 Кбайт (для сравнения: объем ЗУ миниЭВМ в начале70-х |
||||||||||||||||||
годов |
редко |
превышал16 |
Кбайт), |
а РФ ЦП насчитывал16 4-разрядных |
||||||||||||||
регистров, которые можно было использовать и как8 8-разрядных. Такая |
||||||||||||||||||
организация РОНов сохранена и в последующих МП фирмы Intel. Три регистра |
||||||||||||||||||
стека |
обеспечивали |
три |
уровня |
вложения |
подпрограмм. МП i4004 |
|||||||||||||
монтировался в пластмассовый или металлокерамический корпус |
типаDIP |
|||||||||||||||||
(Dual In-line Package) всего с 16 выводами. |
||||||||||||||||||
В систему его команд входило всего 46 инструкций. |
||||||||||||||||||
6