Файл: KP_po_POD.doc

2.2.2 Описание функционирования операционного блока по функциональной схеме

Загрузка операндов

При сигналах у1=1,у2=0 а также сигналеу18=1 значение с шины данных записывается вR1.

Загрузка операндов в R2,R3 происходит аналогично. Отличие состоит в сигналах записи на регистр (у19,у20).

Выполнение команды RSM:=RSM+R2+1

Данные считываются с RSM и поступают, через буферный элемент BF8(при низком уровне сигнала y5), на вход SM. На другой вход SM поступает код, через буферный элементBF5(при низком уровне сигнала у4),с регистра R2.С выхода SM результат через BF4 (при низком уровне сигнала у14) поступает на вход RSM и записываются на него по переднему фронту сигнала у21. При выполнении этой команды у13=1.

Выполнение команды RSM:=RSM+R1

При поступлении низких уровней сигналов y5 и у8 на буферные элементы BF5 и BF7 соответственно, на входы сумматора SM поступают коды с регистров RSM и R1. Сумма с выхода сумматора черезBF4 (при низком уровне сигналау14) подается на входRSMи записывается на него по переднему фронту сигналау21.

Выполнение команды R3:=RSM

При низком уровне сигнала у16 через буферный элемент BF9 данные c RSM поступают на внутреннюю магистраль и записываются на R3 при низком уровне сигнала y20.

Выполнение команды R1:=R1vR2&R3

Данные с регистров R1 и R2 поступают на схему OR2. Результат поступает на схемуAND, на другой вход которой поступает код с выхода регистраR3 (при низком уровне сигнала у9). Далее черезBF2 (при низком уровне сигнала у11) данные поступают на регистр R1 и записываются на него по переднему фронту сигнала у18.

Выполнение команды RSM:=(R1 vR3)+RSM

При низких уровнях сигналов у1 и у9 данные с регистров R1 иR3 поступают на входы схемыOR1. С выхода ее результат черезBF1 (при низком уровне сигнала у10) поступает на вход сумматораSM.На другой вход SM , через BF8(при низком уровне сигнала у5)поступает содержимое RSM. Сумма с выхода сумматора черезBF4 (при низком уровне сигнала у14) подается на входRSMи записывается на него по переднему фронту сигнала у21.

---

Выполнение команды R1:=0,5R2

По переднему фронту сигнала у18 содержимое регистра R2, через буферный элемент BF5, поступает и записывается вR1. Следующий фронт сигнала у18 сдвигает содержимое регистраR1 на 1 разряд вправо, что соответствует делению на 2.

Выполнение командыRSM:=ARS(RSM,1)

При уровнях сигналов у15=0 и по переднему фронту сигнала у21 происходит сдвиг вправо регистра RSM на 1 разряд.

Выполнение команды RSM:=R1&R2

Сигналы с регистров R1 и R2 поступают на схему AND,результат с выхода которой через буферный элемент BF3 передается на вход регистра RSM. Запись на регистр осуществляется по переднему фронту сигнала у21.

Выполнение команды R2:=LС(R2,1)

При уровнях сигналов у6=0 и по переднему фронту сигнала у19 происходит циклический сдвиг влево регистра R2 на 1 разряд.

Выполнение команды RSM:=R2

Содержимое регистра R2, через буферный элемент BF5, поступает на вход регистра RSM и записывается на него по переднему фронту сигнала у21.

Выполнение команды RSM:=R2+R3

При низком уровне сигнала у9 содержимое регистров R2 и R3, через буферные элементы BF5(при низком сигнале у4) и BF6(при низком уровне сигнала у7) соответственно, поступают на входы сумматора SM. Сумма с выхода сумматора черезBF4 (при низком уровне сигнала у14) подается на вход RSMи записывается на него по переднему фронту сигнала у21.

Выполнение команды МD:=R3

По низком уровне сигнала у9, данные с регистра R3 через магистральный передатчик МА2, при наличии низкого уровня сигнала у2 ,передаются на магистральную шину данных.

2.3 Выбор элементов для реализации устройства

При выборе элементной базы для реализации схемы устройства необходимо учитывать следующие основные факторы:

• необходимость достижения заданного быстродействия;

• стоимость микросхем и потребляемая ими мощность;

• возможность сопряжения микросхем по электрическим параметрам.

Для сопряжения микросхем по электрическим параметрам необходимо выбирать элементы, реализованные в одной системе логики. При этом длительности такта должно с запасом хватать на выполнение тех действий, которые предусмотрены для соответствующих узлов устройства.

---

В данной работе в соответствии с заданием для реализации были выбраны микросхемы серий К555. Эти микросхемы относятся к элементам ТТЛ, имеют низкую стоимость, сравнительно большую потребляемую мощность, высокую помехоустойчивость, большую номенклатуру интегральных микросхем и достаточно высокое быстродействие.

Однако, при проектировании принципиальной схемы с целью ее минимизации, представляется целесообразным применение элементов других серий. Так дешифраторы, формирующие сигналы управления в управляющем автомате, проще реализуются на элементах ППЗУ (серии КР573,К556).Это существенно упрощает схемную реализацию проектируемого устройства и, соответственно, значительно уменьшает количество элементов, входящих в схему.

---

2.4 Разработка принципиальной схемы устройства

Принципиальная схема проектируемого устройства представлена в приложении Б. Она реализована на элементах серий К555, КР573. Приведем УГО и краткие технические характеристики некоторых используемых элементов. УГО универсального регистра сдвига DL194D представлено на рисунке 2.

Он предназначен для записи, хранения и сдвига четырехразрядного двоичного кода. Назначение выводов регистра представленониже.

Рисунок 2- УГО универсального регистра сдвига DL194D.

Микросхема имеет 4 параллельных входа и четыре выхода. При S0=1,S1=0 происходит сдвиг влево на один разряд, при S0=0,S1=1 выполняется сдвиг вправо на один разряд. Регистр имеет тактовый вход C.

Сумматор реализован на микросхеме К555ИМ6. УГО микросхемы представлено на рисунке 3.

Рисунок 3 - УГО микросхемы

Микросхема предназначена для осуществления операций сложения над двумя четырехразрядными двоичными словами. Назначение выводов элемента представлено ниже.

- А(0-3)- входы слова 1;

- В(0-3)- входы слова 2;

- Р0 - вход переноса;

- Р4- выход переноса.

Для реализации сумматора необходимы 2 такие микросхемы.

8-разрядный буферный регистр с тремя состояниями на выходе реализован на микросхеме К555ИР23. УГО элемента представлено на рисунке 4.

Рисунок 4 -УГО элемента

Микросхема представляет собой 8-разрядный регистр с умощненными выходами для управления большой емкостной или низкоомной нагрузкой и может быть использована в качестве магистрального формирователя. Базовый элемент микросхемы D-триггер спроектирован по типу проходной защелки, что позволяет при высоком уровне на входе стробированияСпроходить входному сигналу на выход минуя триггер. При подаче низкого уровня сигнала на вход С включается обратная связь и регистр запоминает поданную на входDинформацию и переходит в режим хранения.

---

Высокий уровень на входе Zпереводит выводы микросхемы в высокоимпедансное состояние, при этом в регистр может записываться новая информация или храниться предыдущая.

Поясняющиережимы работы регистра, представленав таблице 2.

Таблица 2- Поясняющиережимы работы регистра

Микросхема представляет собой два идентичных двоичных 4-разрядных счетчика с раздельными входами тактирования и сброса. Сброс счетчика в исходное состояние (0000) осуществляется при подаче на входы R сигнала низкого уровня. При высоком уровне сигнала на входе R переключение выходов счетчика происходит по положительному перепаду сигнала на входах С.

Схема генератора тактовых импульсов представлена на рисунке 7. Она реализована по стандартной схеме с применением элементов НЕ микросхемы К555ЛН1 и кварцевого резонатора Z1. Расчет параметров генератора приведен в разделе 4.

Рисунок 7 -Схема генератора тактовых импульсов

Схему электрическую принципиальную спецпроцессора можно условно разделить на две части: управляющий автомат (лист 1) и операционный автомат (листы 2,3). Опишем работу устройства.

2.4.1 Описание функционирования управляющего автомата по принципиальной схеме

Низкий уровень сигнала сброса ¬RST, поступая на вход сброса R триггера D1.1, устанавливает его в нулевое состояние. Низкий уровень сигнала с прямого выхода триггера поступает на входы сброса R счетчика D7, устанавливая его выходы в нулевое состояние. Одновременно сигнал

низкого уровня с прямого выхода триггера поступает на вход элемента D2.1, запрещая прохождение тактовых импульсов на вход С счетчика D7. Таким образом состояние счетчика не изменяется и управляющий автомат находится в режиме ожидания.

Выполнение микроопераций спецпроцессором начинается с поступления низкого уровня сигнала ¬START на вход установки S триггера D7. Триггер устанавливается в 1, что влечет за собой снятие блокирующего сигнала с входа R счетчика D7 и разрешение прохождения тактовых импульсов с генератора (D3.1, D3.2) через элемент D2.1 на вход С счетчика. Импульсы, поступающие на вход С счетчика изменяют его состояние. Двоичный код с выходов счетчиков поступает на адресные входы элементов ПЗУ (D8…D10), на выходах которых формируются управляющие сигналы. Эти сигналы поступают на входы регистров и буферного элемента (D4…D6). Эти элементы предназначены для буферизации сигналов управления и обеспечения их синхронизации. Временные диаграммы формирования сигналов управления представлены на рисунке 8.

---