Файл: Состав и свойства вычислительных систем. Информационное и математическо е обеспечение вычислительных систем.pdf

Типы сокетов, устройство процессора

Процессоры в корпусах DIP занимали много места, на смену им пришли компактные корпуса PGA, PPGA и SPGA, которые устанавливаются обычно в ZIF socket (Zero Insertion Force) – колодка (сокет) с нулевым усилием вставки.

Корпуса PQFP, SQFP предназначены для установки в специальные колодки или припаивания к плате.

Самые компактные корпуса TCP предназначены для припаивания к системной плате портативных систем.

У новых ЦП Intel используется корпус LGA (Land Grid Array). У него вместо ножек расположен массив из 775 плоских контактов, ножки же находятся в разъеме на материнской плате.
В новом конструктиве системы охлаждения радиатор крепится к самой материнской плате

Для ЦП в зависимости от типа, числа выводов, напряжения питания и назначения применяют различные корпусы и сокеты:

– для ЦП i386DX корпусы PGA и PQFP;

– для ЦП i486 корпусы PGA-168/169, PQFP SQFP с установкой в сокеты 1, 2, 3 и 6;

– для ЦП Pentium корпусы PGA-168/169, PQFP SQFP с установкой в сокеты 4, 5 и 7;

– для ЦП Pentium Pro сокет 8;

– для ЦП Pentium II/ III сокет 370, слот 1 и
слот 2;

– для ЦП Pentium 4 сокет 423, 478 и 775.

Расположение выводов Расположение выводов
ЦП i386DX в корпусе PGA ЦП i386DX в корпусе PQFP

Расположение выводов Расположение выводов
ЦП i486 в корпусе PGA ЦП i486 в сокет 1

Расположение выводов Расположение выводов
ЦП i486 в сокет 2, 3, 6 ЦП Р5 в сокет 4

Расположение выводов Расположение выводов ЦП Р5 в сокет 5, 7 ЦП Р II в сокет 8

ЦП Р III в сокет 7,370, слот 1 Расположение выводов
ЦП Р4 в сокет 423

Рис.9 Типы сокетов процессоров

Рис.10 Устройство процессора

CPU 80386DX c тактовой частотой 33 МГц обеспечивает 32-разрядные операции ввода-вывода и 32-разрядную адресацию памяти, адресацию физической памяти 4 Гб и виртуальной до 64 Гб. Он имеет кэш-память с меньшим временем доступа, чем обычная RAM.

U 80386SX c тактовой частотой 16-25 МГц работает внутри с 32 битами, а внешне - лишь с 16 битами.

CPU 80486DX имеет тактовую частоту 33 или 50 МГц (80486DX/4 75-100 МГц), внутреннюю (интегрированную в микросхему) кэш-память 8 - 16 Кб (что вместе с внешней кэш-памятью увеличивает быстродействие), интегрированный математический сопроцессор.

CPU 80586 (P5) работает с удвоенной шириной шины и обрабатывает параллельно 64 бита. Тактовая частота составляет 200 Мгц и выше.

CPU может одновременно выполнять две параллельные команды. Р5 имеет по 8 Кб внутренней кэш-памяти данных и кэш-памяти команд. Его сопроцессор в 3-4 раза быстрее, чем у CPU 486. Адресная шина Р5 32-битная, а шина данных - 64-битная.

CPU 80686 (Pentium II, III) имеет 5,5 – 28 млн. транзисторов. В Р II реализована технология динамического выполнения, основанная на:

предсказании ветвлений (multiple branch prediction), т.е. увеличения объема работ, доступных CPU для выполнения;

потоковом анализе (date flow analysis), который организует планировку последовательности выполнения команд независимо от их начального порядка; спекулятивном выполнении (speculative execution), т.е. P II выполняет те инструкции, которые теоретически наиболее необходимы.

Однако при выполнении программ, содержащих 16-разрядный код и выполняющихся в 16-разрядной ОС (DOS, Windows 3.1) РII не дает выигрыша в быстродействии. Быстродействие РII на 40-60 % выше, чем у Р5, только для 32-разрядных программ под полностью 32-разрядной ОС (Windows NT/ 2000, OS/2, UNIX).

ЦП Pentium 4 – 32-разрядный процессор 7-го поколения. По набору программно-доступных регистров Pentium 4 повторяет ЦП Pentium III.

Микроархитектура процессора NetBurst разработана с учетом высоких частот как ядра (от 1,4 ГГц), так и системной шины (400 МГц). В Pentium 4 на одном кристалле около 42 млн. транзисторов по технологии 0,18 мкм.

ЦП имеет кэш-память двух уровней. Вторичный кэш, общий для инструкций и данных, имеет размер 256 Кбайт и разрядность шины 256 бита (32 байта).

Шина вторичного кэша работает на частоте ядра с пропускной способностью 32 x 1,4 = 44,8 Гбайт/с. Кэш L2 имеет ЕСС-контроль обнаружения и исправления ошибок. Первичный кэш данных имеет такую же пропускную способность (44,8 Гбайт/с), но его объем 8 Кбайт (против 16 в Pentium III).

Первичный кэш инструкций отсутствует, его заменил кэш трассы (trace cache). В нем хранятся последовательности микроопераций, в которые декодированы инструкции. В нем помещается до 12 К микроинструкций [3].

Разрядность шины данных составляет 64 бита
(8 байт), что в режиме 4х-кратной передачи дает максимальную пропускную способность
100 4 8 = 3,2 Гбайт/с.

Здесь у Pentium 4 троекратное улучшение. Разрядность шины адреса – 36 бит, что позволяет адресовать те же 64 Гбайт памяти, из которых кэшируются только первые 4 Гбайт.

Кристалл ЦП в упаковке ОLGА смонтирован на промежуточной плате (interposer) со штырьковыми выводами для сокета-423 или 478.

Процессор требует мощного источника питания и усиленного охлаждения – при напряжении питания 1,6 В он потребляет ток до 40,6 А!

Организация памяти i8086

Память представляется в виде линейной последовательности байт.

Для обращения к памяти ЦП (совместно с внешней схемой) формирует шинные сигналы MEMWR# (Memory Write) и MEMRD# (Memory Read) для операций записи и считывания соответственно.

Логически память разбивается на сегменты размером по 64 Кбайт.

Физический адрес РА (physical address) памяти, поступающий на шину адреса разрядностью 20 бит, состоит из двух
16-битных частей – адреса сегмента (Seg) и исполнительного адреса ЕА (executive address), суммируемых со смещением на 4 бита.

Сдвиг адреса сегмента на 4 бита влево эквивалентен его умножению на 16, т.е., физический адрес РА = 16 Seg + ЕА.

Рис.11 Организация памяти i8086

Исполнительный, или эффективный адрес может быть константой, содержимым регистров, ячейки памяти или суммой нескольких; величин (например, двух регистров и константы), но эта сумма является 16-разрядной (перенос игнорируется).

Поэтому, физический адрес никогда не перейдет границу 64-килобайтного сегмента, на начало которого указывает используемый сегментный указатель.

С сегментацией памяти связаны понятия ближнего и дальнего адреса (вызова, перехода).

При ближнем (Near), внутрисегментном обращении доступ к требуемой ячейке осуществляются только указанием смещения, а адрес сегмента определяется текущим содержимым соответствующего регистра сегмента, т.е. постоянен.

При дальнем (Far), межсегментном обращении указывается полный адрес: 16-байтное значение сегмента (загружаемое в сегментный регистр) и 16-байтное смещение. Дальние обращения выполняются медленнее (из-за пересылок большего количества байт адреса).

ЦП может обращаться к одному байту памяти, слову, состоящему из двух байт, и двойному слову (4 байта) [3].

А+1

А

0

7

8

15

Слово А

0

1

2

3

4

5

6

7

байт

А+3

А+2

А+1

А

0

7

8

15

16

23

24

31

Двойное слово А

Рис.12 Байты памяти i8086

При размещении слова в памяти байт с адресом, соответствующим адресу слова, содержит его младшую часть (Low), следующий байт содержит старшую часть (High). Слово может размещаться в памяти как по четному (Even), так и по нечетному (Odd) адресу.

Двойное слово обычно используется для хранения полного адреса, и в нем располагается сначала слово смещения (в порядке L, Н), а затем сегмента (в том же порядке).

Сегментация памяти и порядок L, H являются характерной чертой процессоров Intel.

Регистры ЦП i8086

Для кратковременного хранения данных можно использовать регистры ЦП, доступные из машинных программ.

Доступ к регистрам осуществляется намного быстрее, чем к ячейкам памяти, что уменьшает время выполнения программ.

Все регистры i8086 имеют размер слова, т.е. 16 разрядов. За каждым регистром закреплено определенное имя.

По назначению и способу использования регистры делятся на следующие группы:

• регистры общего назначения (AX, BX, CX, DX, SI, DI, ВР, SP);

• сегментные регистры (CS, DS, SS, ES);

• указатель команд (IP);

• регистр флагов (Flags).

SI

DI

BP

SP

AH

AL

AX

BH

BL

BX

CH

CL

CX

DH

DL

DX

AX – accumulator, аккумулятор;

BX – base, база;

CX – counter, счетчик;

DX – data, данные;

X – eXtended, расширенный

SI – source index, индекс источника;

DI – destination index, индекс приемника;

BP – base pointer, указатель базы;

SP – stack pointer, указатель стека.

Рис.13 Регистры общего назначения

Эти регистры можно использовать в любых арифметических, логических и т. п. машинных операциях. Так, можно сложить число из DI с числом из регистра SP, вычесть из содержимого регистра ВР содержимое регистра СХ[5].

Но каждый из регистров имеет специализацию, так как некоторые команды требуют, чтобы их операнды обязательно находились в определенных регистрах.

Так, команда деления требует, чтобы первый операнд (делимое) находился в регистре АХ или АХ и DX, а команды управления циклом используют регистр СХ в качестве счетчика цикла.

Регистры АХ, ВХ, СХ, DX состоят из двух 8-битных половин, к которым можно обращаться по именам АН, ВН, СН, ОН (старшие байты – High) и AL, BL, CL, DL (младшие байты – Low).

В РС модификаторами адреса (замены адреса, указанного в команде, на исполнительный адрес) могут быть только регистры ВХ, ВР, SI и DI.

Регистр SP используется при работе со стеком – хранилищем информации. Первым из стека всегда считывается элемент, записанный в стек последним. Он должен быть в регистре SP.

CS

DS

SS

ES

СS – code segment, сегмент команд;

DS – data segment, сегмент данных;

SS – stack segment, сегмент стека;

ES – extra segment, дополнительный сегмент.

Рис.14 Сегментные регистры

Они используются для сегментирования адресов, т.е. модификации адресов, в целях сокращения размера команд. Ни в каких арифметических, логических и т. п. операциях эти регистры не могут участвовать. В них можно только записывать, либо считывать из них.

В соответствии с принятыми соглашениями в регистре CS должен находиться начальный адрес сегмента команд - той области памяти, где расположены команды программы.

Регистр DS должен указывать на начало сегмента данных, в котором размещаются данные программы.

Регистр SS должен указывать на начало области памяти, отведенной под стек [3].

В регистре IP всегда находится адрес команды, которая должна быть выполнена следующей.

Это адрес, отсчитанный на d от начала сегмента команд, на начало которого указывает регистр CS.

d

IP instruction pointer, указатель команд

CS

Сегмент команд

d

IP

Текущая команда

Рис.15 Регистр указатель команд

В результате абсолютный адрес этой следующей команды определяется содержимым регистров CS и IP. Изменение любого из этих регистров есть переход.