Файл: Процессор персонального компьютера: назначение, функции, классификация.pdf

11. На буферный регистр адреса центрального процессора посылается содержимое посылается второй адрес операнда команды.

12. На буферный регистр адреса запоминающего устройства посылается содержимое буферного регистра адреса центрального процессора.

13. Из запоминающего устройства происходит выборка данных по адресу второго операнда команды и передача его на буферный регистр адреса запоминающего устройства.

14. На буферный регистр данных центрального процессора подаётся содержимое буфера регистра данных запоминающего устройства.

15. На арифметико-логическое устройство посылается содержимое буферного регистра данных центрального процессора.

16. Расшифровка кода операций и подача кода на схему выработки.

17. Выполнение операций в арифметико-логическом устройстве.

18. Результат арифметическо-логического устройства записывается в запоминающие устройство по второму адресу.

19. В запоминающие устройство по адресу второго операнда команды записывается содержимое буферного регистра данных запоминающего устройства.

20. На буферный регистр данных запоминающего устройства посылается содержимое буферного регистра данных центрального процессора.
21. На буферный регистр данных центрального процессора посылается содержимое арифметико-логического устройства.

22. Изменить счётчик адреса команд.

23. Возврат на первый шаг если не возникла команда "Конец работы".

Система команд процессора Intel 8086 насчитывает более 10 разнообразных форматов команд, отличающихся как длиной формата (машинная команда может занимать от 1 до 6 байт, не считая возможных предшествующих ей префиксов), так и распределением полей в отдельных байтах команды.

Используются 3 вида префиксов (префиксных байтов), которые предшествуют команде и определенным образом влияют на ее выполнение.

К префиксам относятся:

1) seg – префикс замены сегмента;

2) rep – префикс повторения;

3) lock – префикс блокировки шины.

1) Префикс замены сегмента используется для переназначения стандартных сегментов, используемых по умолчанию при обращении к памяти за операндом и (или) при записи результата.

Адрес переназначения сегмента занимает 2 средних бита в префиксном байте

2) Префикс повторения используется исключительно перед командами обработки строк и заставляет повторять ее выполнение многократно в целях поэлементной обработки всей строки.

Использование префикса rep позволяет организовывать цикл по последовательной обработке элементов строки на аппаратном, а не на программном уровне.

---

3) При выполнении команды с предшествующим ей префиксом lock на все время выполнения команды блокируется шина, связывающая процессор с памятью и портами ввода-вывода.

Действие любого префикса распространяется только на одну машинную команду, которая следует непосредственно за ним.

Форматы команд

1. Однобайтная безадресная команда:

ОрС

_{7 0}

Рис. 2.1. Однобайтная одноадресная команда

Подобный формат используется либо командами с неявной адресацией, либо командами, не использующими операндов.

Примерами команд первого типа могут служить команды обработки строк, в которых строка–источник и строка-приемник неявно адресуются с использованием регистров SI и DI соответственно.

К ним относятся:

MOVS – пересылка строки,

LODS – загрузка строки,

STOS – запись в память строки,

CMPS – сравнение строк,

SCAS – сканирование строки.

2. Однобайтная одноадресная команда

ОрС W REG

_{7 4 3 2 0}

Рис.2.2 . Однобайтная одноадресная команда

Эта команда задает прямой адрес регистрового операнда (поле reg). Бит w задает длину операнда (1 – слово, 0 – байт).

3. Двухадресная команда с постбайтом адресации

Рис.2.3. Двухадресная команда с постбайтом адресации

Бит d кода операции (direction - направление) определяет, по какому адресу записывается результат операции (при d = 1 – в регистр reg, при d = 0 – в регистр или память, адресуемые полем r/m).

Подобный формат широко используется для разнообразных арифметических и логических команд.

4. Одноадресная команда с постбайтом адресации

Рис.2.4. Одноадресная команда с постбайтом адресации

В отличие от предыдущего формата, среднее поле постбайта адресации является расширением кода операции (Е – Extended).

Подобный формат используется, во-первых, для однооперандных команд (например, INC, DEC, NEG – negative – изменение знака, NOT – инвертирование) и, во-вторых, для двухоперандных команд, в которых один из операндов адресуется неявно (например, MUL/IMUL – умножение, DIV/IDIV – деление, в которых один из операндов является аккумуляторным, а также команды сдвигов, в которых счетчик числа сдвигов адресуется неявно регистром CL).

На рис. 2.2 приведена схема работы центрального процессора.

Где:

ВШУ, ВШД - внутренняя схема управления, данных;

РОН - регистр общего назначения;

АЛУ - арифметико-логическое устройство;

А - аккумулятор;

---

БВПК - блок восстановления последовательности команд;

сх1...схN (N=2ⁿ) - схемы выработки управляющего сигнала (не регистр);

ДшОп - Дешифратор операций;

УВПК - устройство восстановления последовательности команд;

А₁, А₂ - операнды;

Рез - Результат операции;

Вып - флажок выполнено/не выполнено;

РгКв - регистр команд (выход);

КОп - Код операции;

УУ - устройство управления;

РгК - регистр команд;

КОп - Код операции;

БРК - блок распределения команд;

УРК - устройство распределения команд;

СчАК

УУ

ВШУ

БРК

РОН

РОН 1

РОН 2

...

РОН N

Конвейер

АЛУ N

А

АЛУ 2

А

А

АЛУ 1

ВШД

УВПК

ДшОп

сх1

сх2

...

...

схN

сх3

1

А₂

А₂

А₂

2

РгКв

N

Рез

Рез

Рез

Вып

Вып

Вып

БВПК

УРК

N КОп

N АЛУ

РгК АЛУ

N КОп

N АЛУ

1

КОп

А₁

2

КОп

А₁

N

КОп

А₁

РгК

А₂

А₂

А₂

ЗУ

БРД_ЗУ

БРА_ЗУ

БРД

БРА

Схема работы центрального процессора:

СчАК - счетчик адреса команд (+δ - прибавляет по байту);

БРА, БРД - буферные регистры адреса, данных;

ЗУ - запоминающее устройство;

БРА_ЗУ, БРД_ЗУ - буферные регистры адреса, данных запоминающего устройства;

Согласно данной схеме Рабочий цикл Центрального процессора имеет следующий вид

Шаги 1-5: MOV(СчАК,РгК _i);

Шаги 6-10: MOV(А₁,РгК[А₁] _i);

Шаги 11-15: MOV(А₂,РгК[А₂]_i);

Шаг 16: PARBEGIN

16.1: УРК(РгК_i,РгКАЛУ_i);

16.2: ДшОп(РгК_i-1);

16.3: выполнение Оп _i-2;

16.4: УВПК(РгКв_i-3);

PAREND;

Шаги 17-22: MOV(РгКв[Рез]_i-4,[А₂]);

Шаг 23: СчАК + δ;

Шаг 24: → Шаг 1.

Где:

Оп - операция;

MOV - "проход", введено для сокращения, каждый MOV означает 5 соответствующих шагов:

---

1. БРА := А₁;

2. БРА_ЗУ := БРА;

3. БРД_ЗУ := [БРА_ЗУ];

4. БРД := БРД_ЗУ;

5. [А₂] := БРД.

- то, что стоит в кв. скобках [] означает, что берется не А₂, а значение по адресу А₂;

- индексы i-1, i-2, i-3 и т.д. означают, что берется предыдущая команда; предпредыдущая и т.п. (которая уже прошла обработку на предыдущем блоке);

-шаги алгоритма 16.1, 16.2, 16.3 и 16.4 выполняются ПАРАЛЛЕЛЬНО

3.ОСНОВНЫЕ ХАРАКТЕРИСТИКИ ЦЕНТРАЛЬНЫХ ПРОЦЕССОВ

3.1. Процессоры семейства AMD Phenom II

Главное отличие новых процессоров семейства AMD Phenom II от процессоров семейства AMD Phenom заключается в том, что они выполнены по 45-нм техпроцессу с применением технологии S0I, в то время как процессоры семейства AMD Phenom выполняются по 65-нм техпроцессу.

Точно так же, как и процессоры семейства AMD Phenom, они представляют собой истинно многоядерные процессоры, то есть все ядра процессора выполнены на одном кристалле.

Среди нововведений, реализованных в новых процессорах AMD Phenom II, можно также отметить усовершенствованную технологию AMD Cool'&'Quiet 3.0. Она объединяет в себе ряд функций, позволяющих снизить энергопотребление процессора в те моменты, когда он недозагружен, а также предотвратить перегрев процессора.

При анонсе нового процессора семейства AMD Phenom IIХ4 компания AMD указывала и на другие преимущества в сравнении с предыдущим семейством. В частности, отмечалось, что новые процессоры выполняют больше инструкций за такт (Instruction Per Clock, IPC).

Семейство процессоров AMD Phenom II в настоящее время включает три серии: AMD Phenom II Х4 900, AMD Phenom II Х4 800 и AMD Phenom II ХЗ 700.

Процессоры серии AMD Phenom II Х4 900

Сейчас в 900-ю серию процессоров входят две четырехъядерные модели: AMD Phenom II Х4 940 и AMD Phenom IIХ4 920. Каждое ядро процессора AMD Phenom IIХ4 900-й серии имеет выделенный L-2-кэш размером 512 Кбайт и разделяемый между всеми ядрами L3-кэш размером 6 Мбайт.

Процессор AMD Phenom II Х4 940 имеет тактовую частоту 3,0 ГГц, а процессор AMD Phenom II Х4 920 — 2,8 ГГц. Эти процессоры оснащены интегрированным двухканальным контроллером памяти DDR2 и поддерживают память DDR2 667/800/1066.

Процессоры AMD Phenom II Х4 940 и AMD Phenom IIХ4 920 совместимы с разъемами Socke АМ2+/АМ2 и поддерживают шину HyperTransport 3.0 на скорости до 3600 МГц (двусторонняя) пропускной способностью до 16 Гбайт/с. Оба процессора имеют TDP 125 Вт.

---

Разница между моделями процессоров AMD Phenom IIХ4 940 и AMD Phenom IIХ4 920 заключается не только в тактовой частоте, но еще и том, что процессор AMD Phenom II Х4 940 имеет разблокированный множитель, что позволяет реализовывать его эффективный разгон. Вообще, если говорить о разгонном потенциал процессора AMD Phenom II Х4 940, то, по сообщениям независимых источников в Интернете, он достаточно большой. Так, есть данные что применение жидкого азота для охлаждения процессора позволило достичь рекордной тактовой частоты в 6 ГГц, а посредством обычного воздушного охлаждения этот процессор легко разгоняется до 4 ГГц.

Добавим также, что в скором времени ожидается появление процессора AMD Phenom IIХ4 910 которым будет иметь тактовую частоту 2,6 ГГц.

Процессоры серии AMD Phenom II Х4 800

На данный момент 800-я серия процессоров включает всего одну модель четырехъядерного процессора —AMD Phenom II Х4 810. Однако в скором времени ожидается появление еще одной модели AMD Phenom IIХ4 805.

Отличие процессоров 800-й серии от процессоров 900-й серии заключается в урезанном размере кэша L3 и в том, что в процессорах 800-й серии реализован контроллер памяти, поддерживающий память как DDR2, так и DDR3. Кроме того, процессоры 800-й серии совместимы как с разъемам Socket AM2+/AM2 так и с разъемом Socket AM3.

Каждое ядро процессора AMD Phenom IIX4 810 имеет выделенный L2-кэш размером 512 Кбайт и разделяемый между всеми ядрами L3-кэш размером 4 Мбайт. Процессор AMD Phenom II Х4 810 работает с тактовой частотой 2,6 ГГц. Он оснащен интегрированным двухканальным контроллером памяти DDR2 (поддерживается память DDR2-667/800/1066) и контроллером памяти DDR3 (поддерживается память DDR3-800/1066/1333). TDP процессора составляет 95 Вт.

Процессоры серии AMD Phenom II ХЗ 700

В настоящее время в 700-ю серию процессоров входят две модели: AMD Phenom II ХЗ 720 и AMD Phenom II ХЗ 710. Все процессоры 700-й серии являются трехъядерными. Каждое ядро процессора AMD Phenom II Х3 720 и AMD Phenom II ХЗ 710 имеет выделенный L2-кэш размером 512 Кбайт, а разделяемый между всеми ядрами L3-кэш имеет размер 6 Мбайт.

Как и процессоры 800-й серии, процессоры 700-й серии имеют интегрированный двухканальный контроллер памяти DDR2 (поддерживается память DDR2-667/800/1066) и контроллер памяти DDR3 (поддерживается память DDR3-800/1066/1333).

Процессор AMD Phenom II ХЗ 720 работает на тактовой частоте 2,8 ГГц, а процессор AMD Phenom II ХЗ 710 — на тактовой частоте 2,6 ГГц. Еще одно различие между AMD Phenom II ХЗ 720 и AMD Phenom II ХЗ 710 заключается в том, что в модели AMD Phenom II ХЗ 720 разблокирован множитель, а следовательно, его можно легко разгонять.

---