Файл: Процессор персонального компьютера. Назначение, функции, классификация процессора (НАЗНАЧЕНИЯ И ФУНКЦИИ ПРОЦЕССОРА).pdf
Добавлен: 28.06.2023
Просмотров: 93
Скачиваний: 3
Поэтому один из важнейших параметров устройства процессора - это КЭШ - память, призванная сократить время выборки команд и данных из основной оперативной памяти и выполняющая роль промежуточного буфера с быстрым доступом между процессором и основной оперативной памятью. КЭШ - память строится на базе дорогой SRAM - памяти (static random access memory), обеспечивающей доступ к ячейкам памяти гораздо более быстрый , чем к ячейкам DRAM - памяти (dinamic random access memory), на базе которой построена оперативная память. К тому же SRAM - память не требует постоянной регенерации, что так же увеличивает ее быстродействие. КЭШ - память делится на несколько уровней. В современных процессорах, обычно, бывает три условия, а в некоторых топовых моделях процессоров иногда встречается и четыре уровня КЭШ-памяти. КЭШ - память более высокого уровня всегда больше по размеру и медленнее КЭШ памяти более низкого уровня. Самая быстрая и самая маленькая КЭШ - память - это КЭШ - память первого уровня. Она обычно работает на частоте процессора, имеет объем несколько сотен килобайт и располагается в непосредственной близости от блоков выборки данных и команд. При этом она может быть единой (Принстонская архитектура) или разделяться на две части (Гарвардская архитектура): на память команд и память данных. В большинстве современных процессоров используют разделенную КЭШ - память первого уровня, так как это позволяет одновременно с выборкой команд осуществлять выборку данных, что крайне важно для работы конвейера. КЭШ - память второго уровня более медленная (время доступа, в среднем, 8 - 20 тактов процессора), но зато имеет объем несколько мегабайт. КЭШ - память третьего уровня - еще медленнее, но имеет сравнительно большой объем. Встречаются процессоры с КЭШ - памятью третьего уровня больше 24 Мб. В многоядерных процессорах, обычно, последний уровень КЭШ - памяти делают общим для всех ядер. Причем в зависимости от нагрузки на ядра, может динамически изменяться отведенный ядру объем КЭШ - памяти последнего уровня. Если ядро имеет высокую нагрузку, то ему выделяется больше КЭШ - памяти, за счет уменьшения объема КЭШ-памяти для менее нагруженных ядер. Не все процессоры обладают такой возможностью, а только поддерживающие технологию Smart Cashe (например, Intel Smart Cashe или AMD Balanced Smart Cashe).
КЭШ - память более низкого уровня - обычно, индивидуальная для каждого ядра процессора.
Работа КЭШ - памяти состоит в следующем.
Процессор считывает из основной оперативной памяти данные и заносит их в КЭШ - память всех уровней, замещая данные, к которым давно и наиболее редко обращались. В следующий раз, когда процессору понадобятся эти же данные, они будут считаны уже неосновной оперативной памяти, а из КЭШ - памяти первого уровня, что значительно быстрее. Если к этим данным процессор долго не будет обращаться, то они будут постепенно вытеснены из всех уровней КЭШ - памяти вначале из первого, так как он самый маленький по объему, затем из второго и так далее. Но, даже если эти данные останутся только в третьем уровне КЭШ - памяти, все равно обращение к ним будет быстрее, чем к основной памяти. Однако чем больше уровней КЭШ - памяти, тем сложнее алгоритм замещения устаревших данных и тем больше времени тратится на согласования данных во всех уровнях КЭШ - памяти. В результате выигрыш от скорости работы КЭШ - памяти быстро сходит на нет. К тому же SRAM - память - очень дорогая, и при больших объемах, а как приводилось ранее, каждый новый уровень КЭШ - памяти должен быть больше предыдущего, быстро снижается показатель цена- качество, что крайне негативно сказывается на конкурентоспособности процессора. Поэтому на практике больше четырех уровней КЭШ - памяти не делают. Ситуация с КЭШ - памятью дополнительно усложняется в многоядерных процессорах, каждое ядро которых содержит свою КЭШ - память. Необходимо вводить дополнительную синхронизацию данных, хранящихся в КЭШ - памяти разных ядер. Например, один и тот же блок данных основной оперативной памяти был занесен в КЭШ - память первого и второго ядра процессора. Затем первый процессор изменил этот блок памяти. Получается, что в КЭШ - памяти второго процессора лежат уже устаревшие данные и необходимо их обновить, а это дополнительная нагрузка на КЭШ - память, что приводит к снижению общего быстродействия процессора. Эта ситуация тем сложнее, чем больше ядер в процессоре, чем больше уровней КЭШ - памяти и чем больше их объем. Но, несмотря на такие трудности в работе с КЭШ - памятью, ее применение дает явный прирост скорости работы без существенного увеличения стоимости ЭВМ. И пока не будет придумана оперативная память, которая сможет по скорости соперничать с SRAM - памятью, а по цене с DRAM - памятью, будет применяться иерархическая организация оперативной памяти с использованием нескольких уровней КЭШ - памяти.
1.3 Контроллеры ОЗУ.
Без контроллеров памяти (контроллеров ОЗУ) работа компьютера невозможна. Задача, которая стоит перед контроллерами памяти компьютера является очень важной для работы контроллера. Контроллер памяти – это чип, который расположен на материнской плате или на центральном процессоре. Главной функцией, которую выполняет этот крохотный чип, является управление потоками данных как входящих, так и исходящих. Второстепенной функцией контроллера памяти является увеличение потенциала и работоспособности системы, а также равномерное и правильное размещение информации в памяти, которое доступно благодаря новым разработкам в области новых технологий. Размещение контроллера памяти в компьютере зависит от определенных моделей материнских плат и центральных процессоров. В некоторых компьютерах дизайнеры поместили этот чип на северном параллельном присоединении материнской платы, в то время как в других компьютерах они размещены на центральном процессоре типа DIE. Те системы, которые рассчитаны на установку контроллера в материнской плате, имеют большое количество новых различных физических гнезд. Главная цель использования контроллера памяти в компьютере заключается в том, чтобы система могла считывать и записывать изменения в оперативной памяти, а также обновлять ее при каждой загрузке. Это происходит благодаря тому, что контроллер памяти посылает электрические заряды, которые, в свою очередь, являются сигналами для выполнения тех или иных действий. Контроллеры памяти бывают разных типов. Они различаются на:
- контроллеры памяти с двойной скоростью передачи данных (DDR);
- полностью буферизованные контроллеры памяти (FB);
- двуканальные контроллеры (DC);
Функции, которые могут выполнять контроллеры памяти разных типов, отличаются друг от друга. Например, контроллеры памяти с двойной скоростью передачи данных используются, чтобы передавать данные, в зависимости от увеличения или уменьшения темпа часов памяти. В то время как в двухканальной памяти используется два контроллера памяти параллельно друг от друга. Это позволяет компьютеру увеличить быстродействие системы, создавая больше каналов, но, несмотря на трудности, которые возникают в результате использования кучи проводов, данная система работает довольно эффективно. Однако возникают трудности при создании новых каналов, поэтому данный вид контроллера памяти не безупречен. Полностью буферизированные контроллеры памяти, с другой стороны, отличаются от остальных типов контроллеров памяти. В данной технологии используются серийные каналы передачи данных, которые не нужны для связи с материнской платой и непохожие на остальные системы схемы оперативной памяти RAM. Преимущество данного типа контроллеров заключается в том, что полностью буферизированные контроллеры памяти уменьшают количество проводов, которые используются в материнской плате, и что позволяет уменьшить затраченное на выполнение задачи время.
1.4 Контроллер системной шины.
На данный момент существуют следующие интерфейсы связи процессора с северным мостом: FSB, DMI, HyperTransport, QPI.
FSB (Front site Bus) – системная шина, используемая для связи центрального процессора с северным мостом в 1990-х и 2000 годах. FSB разработана компанией Intel и впервые использовалась в компьютерах на базе процессоров Pentium. Частота работы шины FSB является одним из важнейших параметров работы ЭВМ и во многом определяет производительность всей системы. Обычно она – в несколько раз меньше частоты работы процессора. Частоты, на которых работают центральный процессор и системная шина, имеют общую опорную частоту и в упрощенном виде рассчитываются, как Vп = V0 * k, где Vп - частота работы процессора, V0 опорная частота, k – множитель. Обычно в современных системах опорная частота равняется частоте шины FSB. Большинство материнских плат позволяют вручную увеличивать частоту системной шины или множитель, изменяя настройки в BIOS. В старых материнских платах подобные настройки изменялись с помощью перестановки перемычек. Увеличение частоты системной шины или множителя увеличивает производительность ЭВМ. Однако в большинстве современных процессоров средней ценовой категории множитель заблокирован, и единственный способ поднять производительность вычислительной системы – это увеличить частоту системной шины. Частота системной шины FSB постепенно возрастала с 50 МГц, для процессоров класса Intel Pentium и AMD K5 в начале 1990 годов, до 400 МГц, для процессоров класса Xeon и Core 2 в конце 2000-х. При этом пропускная способность возрастала с 400 Мбит/с до 12800 Мбит/с. Шина FSB использовалась в процессорах типа Атом, Celeron, Pentium, Core 2 и Xeon вплоть до 2008 года. На данный момент эта шина вытеснена системными шинами DMI, QPI и HyperTransport.
HyperTransport – универсальная высокоскоростная шина типа точка-точка с низкой латентностью, используемая для связи процессора с северным мостом. Шина HyperTransport – двунаправленная, то есть для обмена в каждую сторону выделена своя линия связи. К тому же она работает по технологии DDR (Double Data Rate), передавая данные как по фронту, так и по спаду тактового импульса. Технология разработана консорциумом HyperTransport Technology во главе с компанией AMD. Стоит отметить, что стандарт HyperTransport – открытый, что позволяет использовать его в своих устройствах различным компаниям. Первая версия HyperTransport была представлена в 2001 году, и позволяла производить обмен со скоростью 800 МТр/с (800 Мега Транзакций в секунду или 838860800 обменов в секунду), с максимальной пропускной способностью – 12.8 Гбайт/с. Но уже в 2004 году была выпущена новая модификация шины HyperTransport (v.2.0), обеспечивающая 1.4 ГТр/с с максимальной пропускной способностью 22.4 Гбайт/с, что почти в 14 раз превышало возможности шины FSB. 18 августа 2008 года была выпущена модификация 3.1, работающая со скоростью 3.2 ГТр/с, пропускной способностью – 51.6 Гбайт/с. На данный момент - это самая быстрая версия шины HyperTransport. Технология HyperTransport – очень гибкая, и позволяет варьировать как частоты шины, так и ее разрядность. Это позволяет использовать ее не только для связи процессора с северным мостом и ОЗУ, но и в медленных устройствах. При этом возможность уменьшения разрядности и частоты ведет к экономии энергии. Минимальная тактовая частота шины – 200 МГц, при этом данные будут передаваться со скоростью – 400 МТр/с, из-за технологии DDR, а минимальная разрядность – 2 бита. При минимальных параметрах максимальная пропускная способность составит 100Мбайт/с. Все следующие поддерживаемые частоты и разрядности – кратны минимальной тактовой частоте и разрядности вплоть до скорости 3.2 ГТр/с, и разрядности – 32 бита, для ревизии HyperTransport v.3.1.
DMI (Direct Media Interface) – последовательная шина типа точка-точка, используемая для связи процессора с чипсетом и для связи южного моста чипсета с северным. Разработана компанией Intel в 2004 году. Для связи процессора с чипсетом обычно используется 4 канала DMI, обеспечивающих максимальную пропускную способность до 10 Гбайт/с, для ревизии DMI 1.0, и 20 Гбайт/с, для ревизии DMI 2.0, представленной в 2011 году. В бюджетных мобильных системах может использоваться шина с двумя каналами DMI, что в два раза снижает пропускную способность по сравнению с 4-х канальным вариантом. Часто процессоры, использующие связь с чипсетом по шине DMI, встраивают, наряду с контроллером памяти, контроллер шины PCI Express, обеспечивающий взаимодействие с видеокартой. В этом случае надобность в северном мосте отпадает, и чипсет выполняет только функции взаимодействия с платами расширения и периферийными устройствами. При такой архитектуре материнской платы не требуется высокоскоростного канала для взаимодействия с процессором, и пропускной способности шины DMI хватает с избытком.
QPI (QuickPathInterconnect) – последовательная шина типа точка–точка, используемая для связи процессоров между собой и с чипсетом. Представлена компанией Intel в 2008 году и используется в HiEnd процессорах типа Xeon, Itanium и Corei7. Шина QPI - двунаправленная, то есть для обмена в каждую сторону предусмотрен свой канал, каждый из которых состоит из 20 линий связи. Следовательно, каждый канал – 20-разрядный, из которых на полезную нагрузку приходится только 16 разрядов. Работает шина QPI со скоростью – 4.8 и 6.4 ГТр/с, при этом максимальная пропускная способность составляет 19,2 и 25,6 Гбайт/с соответственно.
2. КЛАССИФИКАЦИЯ МИКРОПРОЦЕССОРОВ.
По числу больших интегральных схем (БИС) в микропроцессорном комплекте различают микропроцессоры однокристальные, многокристальные и многокристальные секционные. Процессоры даже самых простых ЭВМ имеют сложную функциональную структуру, содержат большое количество электронных элементов и множество разветвленных связей. Изменять структуру процессора необходимо так, чтобы полная принципиальная схема или ее части мели количество элементов и связей, совместимое с возможностями БИС. При этом микропроцессоры приобретают внутреннюю магистральную архитектуру, то есть в них к единой внутренней информационной магистрали подключается все основные функциональные блоки (арифметико-логический, рабочих регистров, стека, прерываний, интерфейса, управления и синхронизации и др.). Для обоснования классификации микропроцессоров по числу БИС надо распределить все аппаратные блоки процессора между основными тремя функциональными частями: операционной, управляющей и интерфейсной. Сложность операционной и управляющей частей процессора определяется их разрядностью, системой команд и требованиями к системе прерываний. Сложность интерфейсной части определяется разрядностью и возможностями подключения других устройств ЭВМ (памяти, внешних устройств, датчиков и исполнительных механизмов и др.) Интерфейс процессора содержит несколько десятков информационных шин данных (ШД), адресов (ША) и управления (ШУ). Однокристальные микропроцессоры получаются при реализации всех аппаратных средств процессора в виде одной БИС или СБИС (сверхбольшой интегральной схемы). По мере увеличения степени интеграции элементов в кристалле и числа выводов корпуса параметры однокристальных микропроцессоров улучшаются. Однако возможности однокристальных микропроцессоров ограничены аппаратными ресурсами кристалла и корпуса. Для получения многокристального микропроцессора необходимо провести разбиение его логической структуры на функционально законченные части и реализовать их в виде БИС (СБИС). Функциональная законченность БИС многокристального микропроцессора означает, что его части выполняют заранее определенные функции и могут работать автономно. Трехкристальный микропроцессор содержит в себе БИС операционного (ОП), БИС управляющего (УП) и БИС интерфейсного (ИП) процессоров. Операционный процессор служит для обработки данных, управляющий процессор выполняет функции выборки, декодирования и вычисления адресов операндов и также генерирует последовательности микрокоманд. Автономность работы и большое быстродействие БИС УП позволяет выбирать команды из памяти с большей скоростью, чем скорость их исполнения БИС ОП. При этом в УП образуется очередь еще не исполненных команд, а также заранее подготавливаются те данные, которые потребуются ОП в следующих циклах работы. Такая опережающая выборка команд экономит время ОП на ожидание операндов, необходимых для выполнения команд программ. Интерфейсный процессор позволяет подключить память и периферийные средства к микропроцессору. Он, по существу, является сложным контроллером для устройств ввода/вывода информации. БИС ИП выполняет также функции канала прямого доступа к памяти. Выбираемые из памяти команды распознаются и выполняются каждой частью микропроцессора автономно, и поэтому может быть обеспечен режим одновременной работы всех БИС МП, т. е. конвейерный поточный режим исполнения последовательности команд программы (выполнение последовательности с небольшим временным сдвигом). Такой режим работы значительно повышает производительность микропроцессора. Многокристальные секционные микропроцессоры получаются в том случае, когда в виде БИС реализуются части (секции) логической структуры процессора при функциональном разбиении ее вертикальными плоскостями. Для построения многоразрядных микропроцессоров при параллельном включении секций БИС в них добавляются средства “стыковки”.
Для создания высокопроизводительных многоразрядных микропроцессоров требуется столь много аппаратных средств, не реализуемых в дополнительных БИС, что может возникнуть необходимость еще и в функциональном разбиении структуры микропроцессора горизонтальными плоскостями. В результате рассмотренного функционального разделения структуры микропроцессора на функционально и конструктивно законченные части создаются условия реализации каждой из них в виде БИС. Все они образуют комплект секционных БИС МП. Таким образом, микропроцессорная секция - это БИС, предназначенная для обработки нескольких разрядов данных или выполнения определенных управляющих операций. Секционность БИС МП определяет возможность "наращивания" разрядности обрабатываемых данных или усложнения устройств управления микропроцессора при "параллельном" включении большего числа БИС. Однокристальные и трехкристальные БИС МП, как правило, изготовляют на основе микроэлектронных технологий униполярных полупроводниковых приборов, а многокристальные секционные БИС МП на основе технологии биполярных полупроводниковых приборов. Использование многокристальных микропроцессорных высокоскоростных биполярных БИС, имеющих функциональную законченность при малой физической разрядности обрабатываемых данных и монтируемых в корпус с большим числом выводов, позволяет организовать разветвление связи в процессоре, а также осуществить конвейерные принципы обработки информации для повышения его производительности.
По назначению различают универсальные и специализированные микропроцессоры. Универсальные микропроцессоры могут быть применены для решения широкого круга разнообразных задач. Среди специализированных микропроцессоров можно выделить различные микроконтроллеры, ориентированные на выполнение сложных последовательностей логических операций, математические МП, предназначенные для повышения производительности при выполнении арифметических операций за счет, например, матричных методов их выполнения, МП для обработки данных в различных областях применений и т. д. С помощью специализированных МП можно Эффективно решать новые сложные задачи параллельной обработки данных. Например, конволюция позволяет осуществить более сложную математическую обработку сигналов, чем широко используемые методы корреляции. Последние в основном сводятся к сравнению всего двух серий данных: входных, передаваемых формой сигнала, и фиксированных опорных и к определению их подобия. Конволюция дает возможность в реальном масштабе времени находить соответствие для сигналов изменяющейся формы путем сравнения их с различными эталонными сигналами, что, например, может позволить эффективно выделить полезный сигнал на фоне шума. Разработанные однокристальные конвольверы используются в устройствах опознавания образов в тех случаях, когда возможности сбора данных превосходят способности системы обрабатывать эти данные.