0МИНИСТЕРСТВО РОССИЙСКОЙ ФЕДЕРАЦИИ ПО СВЯЗИ И ИНФОРМАТИЗАЦИИ
Московский технический университет связи и информатики Кафедра МКиИТ

Методические указания

для контрольной работы

УСТРОЙСТВО СБОРА ДАННЫХ

по дисциплине

Вычислительная техника

Москва 2018

План УМД на 2018/19 уч. г.

Методическое указание

для контрольной работы

УСТРОЙСТВО СБОРА ДАННЫХ

По дисциплине

ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА

Составитель: А.В Алешинцев, ст. преподаватель

Издание утверждено....

Рецензент......

Введение

Информационно-измерительные и управляющие цифровые микропроцессорные системы, к которым относиться проектируемое устройство сбора данных (УСД), предназначены для измерения, сбора обработки, хранения и отображения информации с реальных объектов. Такие системы используются практически во всех отраслях народного хозяйства для контроля и управления технологическими процессами, накопления статических данных. В радиотехнических системах и в технике связи УСД используются для обработки сигналов, функционального контроля каналов связи, диагностирования состояния аппаратуры. Первичная информация в УСД поступает, как правило, по каналам от датчиков в виде аналогового напряжения. В УСД информационные каналы опрашиваются. Поступающие из них мгновенные отсчеты сигналов преобразуются в цифровую форму и помещаются в оперативное запоминающее устройство (ОЗУ) с целью последующей их обработки.
Аппаратура УСД состоит из двух частей - операционного и управляющего устройств (ОУ и УУ). УУ является цифровым автоматом, который вырабатывает в некоторой временной последовательности управляющие сигналы. Существуют два принципиально разных подхода к проектированию микропрограммного автомата: использование принципа схемной логики и программной логики. В данном пособии приведены методические указания для проектирования УСД на принципах схемной логики. Проектирование цифрового автомата с использованием программируемой логики рассматривается в [1,2].

1. Задание

Спроектировать устройство сбора данных. Имеется F аналоговых информационных каналов. Необходимо, опрашивая их, получаемые из каналов аналоговые величины с помощью АЦП преобразовать в цифровую форму ( в двоичные слова стандартной длины 1 байт=8 бит) и помещать в последовательные ячейки некоторой области ОЗУ, начиная с ячейки, имеющей адрес G.

Цифровая процессорная система, фрагментом которой является проектируемое УСД, в своем составе имеет ОЗУ емкостью Q с форматом адресного слова до двух байт в зависимости от 0.

Исходными данными для проектирования являются: количество опрашиваемых каналов F, емкость памяти O(тета), начальной адрес ячейки памяти G, двухразрядные коды состояний УУ-a0,a1,a2,a3, порядок опроса каналов. Варианты индивидуальных заданий приведены в табл.1. Порядок опроса каналов задается преподавателем

---

3

Таблица №1

№ варианта	F10	G16	O(тета)	A0	A1	A2	A3
1	9	0331	8192 x 8	10	01	00	11
2	10	01E5	2048 x 8	00	01	11	10
3	11	0083	512 x 8	00	10	01	10
4	12	0611	32772 x 8	00	11	01	10
5	13	01АЕ	8192 x 8	00	11	10	01
6	14	0101	2048 x 8	00	10	11	01
7	15	00B8	512 x 8	11	00	10	01
8	5	04A2	32772 x 8	11	01	00	10
9	6	0016	8192 x 8	11	01	10	00
10	7	0108	2048 x 8	11	10	00	01
11	8	0050	512 x 8	11	10	01	00
12	9	02D1	32772 x 8	01	10	00	11
13	10	012А	8192 x 8	01	00	10	11
14	11	00A5	2048 x 8	01	00	11	10
15	12	0026	512 x 8	01	10	11	00
16	13	0D0B	32772 x 8	01	11	10	00
17	14	0CC3	8192 x 8	01	11	00	10
18	15	026A	2048 x 8	10	01	11	00
19	5	00B0	512 x 8	10	00	01	11
20	6	30D1	32772 x 8	10	11	01	00
21	7	01B7	8192 x 8	10	11	01	00
22	8	00A1	2048 x 8	10	11	00	01
23	9	003B	512 x 8	00	01	11	10
24	10	0D06	32772 x 8	11	01	00	10
25	5	04F6	8192 x 8	00	01	10	11
26	6	0132	2048 x 8	01	10	11	00
27	7	003C	512 x 8	10	11	00	01
28	8	0520	32772 x 8	11	00	01	10

* Индексы при F и G обозначают системы счисления, в которых заданы эти данные.

4

Синхронизация работы процессорного устройства осуществляется от генератора тактовых импульсов ( ГТИ). Частота синхроимпульсов f=500 кГц.

Требуется:

1. Исходя из задания разработать ОЗУ цифровой системы.

2. Разработать системы формирования адресов ячеек ОЗУ и номеров опрашиваемых каналов.

3. Реализовать УСД в виде процессорного устройства, построенного на принципах схемной логики, и привести его функциональную схему.

4. Синтезировать схему управляющего устройства.

5. Составить полную электрическую схему УДС.
6. Оценить быстродействие УСД.

2. Структурная схема и состав УСД

Структурная схема УСД приведена на рис.1 (смотри приложение в конце методических указаний). В состав УСД входят: Мультиплексор (MS): имеет F аналоговых входов и m управляющих (адресных) входов. При подаче на адресный вход двоичного числа - адреса происходит подключение одного из аналоговых каналов, имеющего данный адрес, к MS. Число опрашиваемых аналоговых каналов связано с числом адресных входов k=2m.

---

АЦП: имеет 1 аналоговый вход и 8 выходов, по которым в двоичном параллельном коде выдается число, соответствующее уровню поданного на вход АЦП отсчета аналогового сигнала. Перед началом работы АЦП на него должен быть подан сигнал запуска.

АЦП выполняет преобразование за несколько тактов. После окончания преобразования АЦП выдает сигнал ОК (окончание преобразования) на устройство управления. Сигнал ОК – флаг (обозначаем как Тфл), должен быть зафиксирован с помощью триггера до момента окончания записи данных опрашиваемого канала в ячейку памяти ОЗУ. MS и АЦП берутся как стандартные схемы с соответствующими характеристиками.

Устройство управления на некоторых тактовых интервалах с учетом осведомительных сигналов, поступающих от других устройств (в дальнейшем такие сигналы обозначаются буквой X;), формирует управляющие сигналы Yn, которые обеспечивают запуск других устройств и согласованную их работу. В ходе выполнения контрольной работы разрабатываются: ОЗУ, устройство выработки адреса памяти, устройство выработки адреса каналов, а также УУ.

5

3. Рекомендации по разработке УСД

Разработку УСД рекомендуется проводить в следующей последовательности:

разработка запоминающего устройства;

разработка блока выработки адреса ЗУ;

разработка блока выработки адресов каналов коммутатора;

составление схемы УСД на функциональном уровне;

определение последовательности выработки микроопераций УСД;

составление блок схемы алгоритмов и графа функционирования УСД

синтез управляющего устройства

составление полной схемы УСД;

оценка быстродействия схемы.

При разработке блоков и отдельных узлов УСД следует произвести выбор по справочной литературе микросхем, входящих в данный блок (за исключением мультиплексора и АЦП). Выбранные элементы должны быть совместимы по уровню рабочих сигналов с ТТЛ. В контрольной работе привести графическое изображение, тип выбранной микросхемы, её характеристики, назначение выводов.
Дополнительные требования и уточнения к заданию определяются преподавателем.

4. Требования к оформлению контрольной работы.

Контрольная работа, рисунки и схемы, полная схема УСД, оформляются на листах бумаги формата А4. Контрольная работа должна содержать титульный лист стандартного образца. В начале содержание, затем задание, структурная схема УСД с кратким описанием принципа ее работы и далее помещаются материалы в порядке разработки отдельных блоков и узлов устройства. Рубрикация должна соответствовать пунктам задания. Список использованной литературы, составленный в соответствии с ГОСТом, приводиться в конце работы. Разделы должны иметь сквозную нумерацию. Графический материал должен соответствовать принятым обозначениям. Приводиться графическое изображение выбранных микросхем с описанием назначения используемых в работе УСД выводов. Контрольная работа должна содержать выполнение всех пунктов задания. Объем контрольной работы не должен превышать 10-15 страниц. Работа должна иметь нумерацию страниц и сдается в сшитом виде.

---

6

5. Реализация УСД на принципах схемной логики.

5.1 Разработка блока выработки адреса ЗУ.

Размещение данных начинается с ячейки с заданным начальным адресом G и затем переходит в ячейки, адреса которых на единицу больше адреса предыдущей, т.е. размещение данных идет в ячейки с последовательно возрастающими адресами.

Таким образом, нужно синтезировать устройство, которое могло бы, начиная с определенного начального адреса, производить формирование последующих адресов, отличающихся друг от друга на единицу. Длина адресного слова определяется емкостью памяти.
Разработку такого устройства можно осуществить применением счетчиков. Выбор типа счетчика производиться по справочнику. Счетчик должен иметь выводы для предустановки начального адреса.

Блок должен разрабатываться с учетом выработки адресов всех ячеек памяти одной линейки. Адрес подаваться параллельно на 1-ю и 2-ю линейки, а обращение к той или иной линейке! определяется командой < Выбор кристалла>.

5.2 Разработка блока выработки адресов каналов коммутатора.

Порядок опроса каналов от 1 до F оговаривается в задании. Например, нулевой канал может быть опрощен третьим, а канал F вторым или пятым и т.п. Разработка блока может вестись двумя путями: - с использованием 16-разрядного счетчика, последовательно генерирующего двоичные адресные числа от 0 до F с перекодировкой данной последовательности с помощью дешифратора и шифратора. Этот способ рассматривается в лекционном курсе. После опроса всех каналов необходимо использовать схему прерывания счета и сформировать сигнал сброса счетчика в "0". Этот же сигнал используется для УУ в качестве осведомительного об окончании цикла опроса всех каналов.
Второй способ заключается в синтезе сигналов возбуждения ряда триггеров, выходы которых формируют двоичные числа, соответствующие номеру опрашиваемого канала. Вариант работы задаётся преподавателем.

В варианте со счетчиком его разрядность должна обеспечивать возможность опроса всех каналов. После опроса всех каналов, при необходимости, надо использовать схему вырабатывающую сигнал принудительной остановки счета. Этот сигнал также может быть использован в качестве осведомительного сигнала X2 об окончании цикла опроса всех каналов.
Адрес опрашиваемого канала подается на коммутатор (мультиплексор MS)

7

параллельным двоичным кодом через ключи. Это делается для синхронного поступления на MS сигналов всех разрядов адресного слова.

5.3 Словесное описание цикла сбора данных

Составим словесное описание работы УСД в виде последовательности выполняемых в нем микроопераций.

1. Цикл сбора данных начинается с того, что в счетчик СТ2(1) блока выработки адресов ячеек памяти производиться запись адреса первой ячейки области памяти ОЗУ, отведенной для хранения данных. Очевидно, что в качестве СТ2(1) удобно использовать такой счетчик, в котором предусмотрена возможность предустановки начального адреса (НА). Ввод начального адреса осуществляется параллельным кодом. Подав на одни входы установки НА логический ноль (потенциал земли или корпуса), а на другие - логическую единицу (напряжение источника питания), можно обеспечить запись требуемого адреса в счетчик в одном такте.

---

2. Счетчик СТ2(1) блока выработки номера канала сбрасывается в "0". Тем самым в нём формируется адрес аналогового канала, опрашиваемого первым.

3. Производиться сброс в "0" триггера Тфл (гашение флага). При записи данных первого из опрашиваемого каналов Тфл=0. Однако перед началом опроса всех последующих каналов, поскольку состояние триггеров флага фиксируется, Тфл-1. Поэтому эта микрооперация необходима.

4. Адрес аналогового канала из СТМ2(2) выдается на адресные входы коммутатора. Коммутатор подключает первый опрашиваемый канал к входу АЦП.

5. Производиться запуск АЦП, и в нём начинается процесс аналого-цифрового преобразования.

6. Проверяется содержимое триггера Тфл. Пока Тфл=0, устройство пребывает в режиме ожидания окончания преобразования в АЦП. По окончании преобразования АЦП вырабатывает сигнал ОК, устанавливающий Тфл в состоянии 1. Как только Тфл устанавливается в 1, при наличии разрешающего сигнала, осуществляется запись данных с выхода АЦП в требуемую ячейку памяти.

7. В СТ2(1) подготавливается адрес следующей ячейки ОЗУ путем прибавления единицы к содержимому счетчика (к адресу предыдущей ячейки).

8. В СТ2(2) формируется адрес следующего аналогового канала путем прибавления единицы к содержимому счетчика.

9. Проверяется содержимое счетчика СТ2(2). Если (СТ2) =0 , то операции 3-8 повторяются. В противном случае происходит завершение цикла сбора данных (выход из цикла), так же каналы оказываются опрошенными.

8

На основании словесного описания составим в соответствующем порядке список микроопераций, необходимых для управления ОУ:
y2-разрешение записи начального адреса G в СТ2(1)

y1- установка в 0 СТ2(2) ( сброс), (СТ2(2)<-0)

y3- сброс Тфл ( Тфл<-0)

y4- разрешение передачи адреса аналогового канала на коммутатор [ комм. <-(СТ2(2))];

y5- запуск АЦП(зап. АЦП)

y6- разрешение записи данных из АЦП в ОП [ ОП <-(АЦП)]:

y7- увеличение на 1(СТ2(1)) приращение счетчика.[СТ2(1) <-(СТ2(1))+1];

y8- увеличение на1 (СТ2(2)) -приращение счетчика [СТ2(2)<-(СТ2(2)+1];
В процессе выполнения цикла сбора данных в ОЗУ УСД вырабатывается осведомительные сигналы : сигнал X1=1- сигнал ОК и сигнал X2=1 -завершение цикла сбора данных (опроса всех каналов). Если количество каналов меньше 16, а используется 16-разрядный счетчик, то необходимо составить схему, вырабатывающую сигнал логической единицы для обнуления счетчика после опроса всех каналов.

5.4 Составление схемы УСД на функциональном уровне
На основании словесного описания принципа работы УСД с учетом последовательности микроопераций составляется более подробная по сравнению с рис. 1 (смотри в приложении) структурная схема с отражением на ней всех 8 проводников, по которым с УУ поступают в исполнительное устройство сигналы микроопераций (рис.3.).

5.5 Синтез управляющего устройства

5.5.1 Общая Структурная схема УУ

---

Смотрите также файлы

• ИДЗ-1 Кейс Внутренняя и Внешняя среда.docx

• Зотов Методичка Delphi.doc

• Контрольная работа Excel.doc

• Методичка по информатике.doc

• Информационные технологии в управлении Методичка.doc