Файл: Старший преподаватель каф. Кспопова Надежда Владимировна Основные понятия Вычислительная система.pdf
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 25.10.2023
Просмотров: 28
Скачиваний: 3
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Вычислительные машины системы и сети
Старший преподаватель каф. КС
Попова Надежда Владимировна
Старший преподаватель каф. КС
Попова Надежда Владимировна
Основные понятия Вычислительная система (ВС)
имеет множество существенно различных толкований, например набор устройств автоматической или автоматизированной обработки информации»,
«одиночная вычислительная машина (компьютер) с ее программным обеспечением и
внешним
(периферийным) оборудованием совокупность нескольких взаимосвязанных и взаимодействующих процессоров или вычислительных машин
(компьютеров),
организованная для совместного выполнения процессов обработки информации
имеет множество существенно различных толкований, например набор устройств автоматической или автоматизированной обработки информации»,
«одиночная вычислительная машина (компьютер) с ее программным обеспечением и
внешним
(периферийным) оборудованием совокупность нескольких взаимосвязанных и взаимодействующих процессоров или вычислительных машин
(компьютеров),
организованная для совместного выполнения процессов обработки информации
Основные понятия Вычислительная машина это комплекс технических средств,
создающих возможность автоматизации обработки информации по заданному алгоритму и получения результата в
необходимой форме
создающих возможность автоматизации обработки информации по заданному алгоритму и получения результата в
необходимой форме
Основные понятия Микропроцессор (МП)
– это микросхема или совокупность небольшого числа микросхем (соответственно один или несколько кристаллов БИС, выполняющая над данными арифметические и логические операции, и осуществляющая программное управление вычислительным процессом Основные понятия Микропроцессорные средства выпускаются промышленностью в виде наборов совместимых по уровням напряжения питания, сигналами и представлению информации БИС и СИС , включающая МП, микросхемы оперативной и постоянной памяти, управления вводом- выводом, генератора тактовых сигналов и др
– это микросхема или совокупность небольшого числа микросхем (соответственно один или несколько кристаллов БИС, выполняющая над данными арифметические и логические операции, и осуществляющая программное управление вычислительным процессом Основные понятия Микропроцессорные средства выпускаются промышленностью в виде наборов совместимых по уровням напряжения питания, сигналами и представлению информации БИС и СИС , включающая МП, микросхемы оперативной и постоянной памяти, управления вводом- выводом, генератора тактовых сигналов и др
Основные понятия Микропроцессоры (МП-средства) служат основой для создания различных универсальных и специализированных микроЭВМ, микропроцессорных информационно-управляющих систем,
программируемых микроконтроллеров,
разноо бр азны х микропроцессорных приборов и устройств контроля, управления и
о бра бот к и данных Основные понятия Микропроцессорной системой (МП-
с ист ем ой о бы ч нона з ы в а ют специализированную информационную или управляющую систему, построенную на основе микропроцессорных средств
программируемых микроконтроллеров,
разноо бр азны х микропроцессорных приборов и устройств контроля, управления и
о бра бот к и данных Основные понятия Микропроцессорной системой (МП-
с ист ем ой о бы ч нона з ы в а ют специализированную информационную или управляющую систему, построенную на основе микропроцессорных средств
Основные понятия Микрокомпьютер сне большими вычислительными ресурсами и упрощенной системой команд ориентированный на выполнение процедур логического управления различным оборудованием,
н азы в а ют микроконтроллером Основные понятия Универсальность МП
о предел я е тс я возможностью их разнообразного применения и обеспечивается программным управлением М П позволяющую производить программную настройку М П на выполнение определенных функций, магистрально- модульным принципом построения,
специальными аппаратурно-логическими средствами Основные понятия Высокая производительность М П
д ости га е т с я использованием для построения быстродействующих больших и сверхбольших интегральных электронных схем и специальных архитектурных решений, таких как стековая память,
разнообразные способы адресации, гибкая система команд Основные понятия Технологичность М Пс ред ст в обеспечивается модульным принципом конструирования, который предполагает реализацию этих средств в виде набора функционально законченных БИС, просто объединяемых в соответствующие вычислительные устройства, машины и комплексы Основные характеристики и типы МП
• Однокристальные МП с фиксированной разрядностью слова, с фиксированной системой команд и управляющим устройством со схемной логикой Выполняются с использованием различных
МОП технологий микроэлектроники позволяющие размещать на одном кристалле большое число элементарных схем
н азы в а ют микроконтроллером Основные понятия Универсальность МП
о предел я е тс я возможностью их разнообразного применения и обеспечивается программным управлением М П позволяющую производить программную настройку М П на выполнение определенных функций, магистрально- модульным принципом построения,
специальными аппаратурно-логическими средствами Основные понятия Высокая производительность М П
д ости га е т с я использованием для построения быстродействующих больших и сверхбольших интегральных электронных схем и специальных архитектурных решений, таких как стековая память,
разнообразные способы адресации, гибкая система команд Основные понятия Технологичность М Пс ред ст в обеспечивается модульным принципом конструирования, который предполагает реализацию этих средств в виде набора функционально законченных БИС, просто объединяемых в соответствующие вычислительные устройства, машины и комплексы Основные характеристики и типы МП
• Однокристальные МП с фиксированной разрядностью слова, с фиксированной системой команд и управляющим устройством со схемной логикой Выполняются с использованием различных
МОП технологий микроэлектроники позволяющие размещать на одном кристалле большое число элементарных схем
Основные характеристики и типы МП
• Многокристальные (секционные) микро- программируемые МП с изменяемой разрядностью слова и фиксированным набором микроопераций.
• Многокристальный биполярный МП основан на конструктивном принципе функционально-разрядного слоя (несколько одинаковых кристаллов) объединяемых микропрограммным блоком
• Триггеры, JK и основанные на них) служат основой для построения регистров, счетчиков и других элементов, обладающих функцией хранения.
• В микропроцессорных устройствах используются восьмиразрядные параллельные регистры
Хранение информации
• Многокристальные (секционные) микро- программируемые МП с изменяемой разрядностью слова и фиксированным набором микроопераций.
• Многокристальный биполярный МП основан на конструктивном принципе функционально-разрядного слоя (несколько одинаковых кристаллов) объединяемых микропрограммным блоком
• Триггеры, JK и основанные на них) служат основой для построения регистров, счетчиков и других элементов, обладающих функцией хранения.
• В микропроцессорных устройствах используются восьмиразрядные параллельные регистры
Хранение информации
Строение МП
• КР580ВМ80А
— разрядный микропроцессор, полный аналог микропроцессора Intel А (1974 г. Процессор содержит 4500 транзисторов штатная тактовая частота КР580ВМ80А — до 2,5 МГц, средняя производительность оценивается на уровне
200..500 тыс. оп на частоте 2 МГц простых операций типа "регистр - регистр" при длительности цикла 250 нс. Микропроцессор конструктивно помещен в пластиковый корпус с 40 выводами
• КР580ВМ80А
— разрядный микропроцессор, полный аналог микропроцессора Intel А (1974 г. Процессор содержит 4500 транзисторов штатная тактовая частота КР580ВМ80А — до 2,5 МГц, средняя производительность оценивается на уровне
200..500 тыс. оп на частоте 2 МГц простых операций типа "регистр - регистр" при длительности цикла 250 нс. Микропроцессор конструктивно помещен в пластиковый корпус с 40 выводами
Структура, организация микроЭВМ Микропроцессор является основным компонентом любого микрокомпьютера или микроЭВМ В основу построения микроЭВМ положено три принципа Модульность в языках программирования — принцип, согласно которому логически связанные между собой подпрограммы, переменные и т. д. группируются в отдельные файлы (модули
Структура, организация микроЭВМ Магистральность
– это способ соединения между различными модулями компьютера, когда входные и выходные устройства модулей соединяются одними и теми же проводами, совокупность которых называется шиной.
• Микропрограммируемость
– это способ реализации принципа программного управления.
– это способ соединения между различными модулями компьютера, когда входные и выходные устройства модулей соединяются одними и теми же проводами, совокупность которых называется шиной.
• Микропрограммируемость
– это способ реализации принципа программного управления.
Структура, организация микроЭВМ Современные ЭВМ могут иметь различную архитектуру, но обязательно содержат в своей структуре следующие элементы Арифметико-логическое устройство (АЛУ, выполняющее арифметические и логические операции.
• Устройство управления (УУ), которое организует процесс выполнения программ.
• Запоминающее устройство (память) для хранения программ и данных.
• Внешние устройства для ввода–вывода информации
(ВУ).
• Устройство управления (УУ), которое организует процесс выполнения программ.
• Запоминающее устройство (память) для хранения программ и данных.
• Внешние устройства для ввода–вывода информации
(ВУ).
Принципы фон Неймана
• Принцип программного управления обеспечивает автоматизацию процессов вычислений на ЭВМ Согласно этому принципу программа состоит из набора команд,
которые выполняются процессором автоматически друг за другом в
определенной последовательности
• Принцип программного управления обеспечивает автоматизацию процессов вычислений на ЭВМ Согласно этому принципу программа состоит из набора команд,
которые выполняются процессором автоматически друг за другом в
определенной последовательности
Принципы фон Неймана
• Принцип однородности памяти.
Программы и данные хранятся водной и той же памяти. Поэтому компьютер не различает, что хранится в данной ячейке памяти – число, текст или команда. Над командами можно выполнять такие же действия, как и над данными Иногда этот принцип называют принцип хранимой команды
• Принцип однородности памяти.
Программы и данные хранятся водной и той же памяти. Поэтому компьютер не различает, что хранится в данной ячейке памяти – число, текст или команда. Над командами можно выполнять такие же действия, как и над данными Иногда этот принцип называют принцип хранимой команды
Принципы фон Неймана
• Принцип адресности
Структурно основная память состоит из пронумерованных ячеек, процессору в произвольный момент времени доступна любая ячейка. Это позволяет обращаться к произвольной ячейке
(адресу)
без просмотра предыдущих
• Принцип адресности
Структурно основная память состоит из пронумерованных ячеек, процессору в произвольный момент времени доступна любая ячейка. Это позволяет обращаться к произвольной ячейке
(адресу)
без просмотра предыдущих
Архитектура фон Неймана
• Принцип фон Неймана – общие принципы, положенные в основу современных компьютеров
• Принцип фон Неймана – общие принципы, положенные в основу современных компьютеров
В основе работы любой ЭВМ лежит цикл фон Неймана
(принцип цикличности. Процессор выставляет число, хранящееся в регистре счетчика команд, на шину адреса и отдаёт памяти команду чтения. Выставленное число является для памяти адресом. Память, получив адрес и команду чтения, выставляет содержимое, хранящееся поэтому адресу, на шину данных и сообщает о готовности.
1
2
3
4
Этапы цикла выполнения
(принцип цикличности. Процессор выставляет число, хранящееся в регистре счетчика команд, на шину адреса и отдаёт памяти команду чтения. Выставленное число является для памяти адресом. Память, получив адрес и команду чтения, выставляет содержимое, хранящееся поэтому адресу, на шину данных и сообщает о готовности.
1
2
3
4
Этапы цикла выполнения
Этапы цикла выполнения. Процессор получает число с шины данных, интерпретирует его как команду (машинную инструкцию) из своей системы команд и исполняете. Если последняя команда не является командой перехода, процессор увеличивает на единицу (в предположении, что длина каждой команды равна единице) число, хранящееся в счётчике команд в результате там образуется адрес следующей команды
Структура типового МП
мп
Схема синхронизации и начальной
установки
ПЗУ
ОЗУ
ППА
ПСА
Интерфейс памяти
Параллельное УВВ
Последовательное УВВ
Интерфейс периферийного оборудования
…..
Интерфейс МП
Шина адреса
Шина данных
Шина управления
мп
Схема синхронизации и начальной
установки
ПЗУ
ОЗУ
ППА
ПСА
Интерфейс памяти
Параллельное УВВ
Последовательное УВВ
Интерфейс периферийного оборудования
…..
Интерфейс МП
Шина адреса
Шина данных
Шина управления
Структура типового МП
•
Шина данных
(Data Bus) ми разрядная, т.к. разрядность микропроцессора
КР580ВМ80А равна ми (D0-D7). (D0 младший разряд, D7 – старший разряд, всего 8 разрядов).
•
Предназначена для передачи данных от микропроцессора к периферийным устройствам, а также в обратном направлении (двунаправленная
•
Шина данных
(Data Bus) ми разрядная, т.к. разрядность микропроцессора
КР580ВМ80А равна ми (D0-D7). (D0 младший разряд, D7 – старший разряд, всего 8 разрядов).
•
Предназначена для передачи данных от микропроцессора к периферийным устройствам, а также в обратном направлении (двунаправленная
Структура типового МП
•
Шина адреса
(Address Bus), 16-ти разрядная (А0-А15), служит для определения адреса (номера) устройства, с которым процессор обменивается информацией в данный момент. Каждому устройству (кроме процессора, каждой ячейке памяти в микропроцессорной системе присваивается собственный адрес
•
Шина адреса
(Address Bus), 16-ти разрядная (А0-А15), служит для определения адреса (номера) устройства, с которым процессор обменивается информацией в данный момент. Каждому устройству (кроме процессора, каждой ячейке памяти в микропроцессорной системе присваивается собственный адрес
Структура типового МП
•
Шина управления
(Control Bus), постоянной размерности не имеет, состоит из отдельных управляющих сигналов. Каждый из этих сигналов вовремя обмена информацией имеет свою функцию. Некоторые сигналы служат для стробирования передаваемых или принимаемых данных , для подтверждения приема, сброса данных, или для сброса всех устройств в исходное состояние
•
Шина управления
(Control Bus), постоянной размерности не имеет, состоит из отдельных управляющих сигналов. Каждый из этих сигналов вовремя обмена информацией имеет свою функцию. Некоторые сигналы служат для стробирования передаваемых или принимаемых данных , для подтверждения приема, сброса данных, или для сброса всех устройств в исходное состояние
Структура типового МП
• ОЗУ
хранит информацию только при наличии напряжения питания. ОЗУ-это простейший регистр построенный на D триггерах ПЗУ- предназначено для долговременного хранения информации, её нельзя оперативно менять. В ПЗУ информация записывается один раз либо в процессе производства, либо непосредственно перед применением, при помощи специальных программаторов
• Обмен данными с внешними устройствами осуществляется через порты ввода/вывода.
• Для микропроцессора Intel 8080 общее число портов ввода/вывода может составлять 256.
• В качестве внешних устройств используются клавиатура, дисплей, принтеры, датчики и т.п.
• Микропроцессор Intel 8080A ориентированна работу с памятью, имеющую байтовую организацию (8 бит. Это значит, что микропроцессор считывает информацию побайтно.
• Программа и данные хранятся в памяти в ячейках длиной 1 байт (8 бит каждая ячейка имеет адрес длиной 2 байта (16 бит. Всего процессор может напрямую обращаться к К памяти.
• ОЗУ
хранит информацию только при наличии напряжения питания. ОЗУ-это простейший регистр построенный на D триггерах ПЗУ- предназначено для долговременного хранения информации, её нельзя оперативно менять. В ПЗУ информация записывается один раз либо в процессе производства, либо непосредственно перед применением, при помощи специальных программаторов
Структура типового МП
• Соединение всего многообразия внешних устройств с шинами МК осуществляется с помощью интерфейсов, которые следует понимать как унифицированное средство объединения различных устройств в единую систему.
• Соединение всего многообразия внешних устройств с шинами МК осуществляется с помощью интерфейсов, которые следует понимать как унифицированное средство объединения различных устройств в единую систему.
Структура типового МП
• Обмен данными с внешними устройствами осуществляется через порты ввода/вывода.
• Для микропроцессора Intel 8080 общее число портов ввода/вывода может составлять 256.
• В качестве внешних устройств используются клавиатура, дисплей, принтеры, датчики и т.п.
• Обмен данными с внешними устройствами осуществляется через порты ввода/вывода.
• Для микропроцессора Intel 8080 общее число портов ввода/вывода может составлять 256.
• В качестве внешних устройств используются клавиатура, дисплей, принтеры, датчики и т.п.
• Обмен данными с внешними устройствами осуществляется через порты ввода/вывода.
• Для микропроцессора Intel 8080 общее число портов ввода/вывода может составлять 256.
• В качестве внешних устройств используются клавиатура, дисплей, принтеры, датчики и т.п.
• Микропроцессор Intel 8080A ориентированна работу с памятью, имеющую байтовую организацию (8 бит. Это значит, что микропроцессор считывает информацию побайтно.
• Программа и данные хранятся в памяти в ячейках длиной 1 байт (8 бит каждая ячейка имеет адрес длиной 2 байта (16 бит. Всего процессор может напрямую обращаться к К памяти.
Схема подключения выводов микропроцессора КР580ВМ80А и их назначения
Выводы синхронизации F1, F2
– выводы двух неперекрывающихся последовательностей синхроимпульсов SYNC
– выход синхронизации, сигнал определяет начало каждого машинного цикла команды RESET
– вход сигнала начальной установки процессора. После прекращения действия сигнала программный счетчик устанавливается в нулевое состояние и процессор начинает работать с нулевого адреса
– выводы двух неперекрывающихся последовательностей синхроимпульсов SYNC
– выход синхронизации, сигнал определяет начало каждого машинного цикла команды RESET
– вход сигнала начальной установки процессора. После прекращения действия сигнала программный счетчик устанавливается в нулевое состояние и процессор начинает работать с нулевого адреса
Выводы управления ожиданием READY
– готово внешнее устройство (READY = 1) или неготово. Синхронизирует обмен информации с внешними устройствами WAIT
– указывает, что процессор находится в состоянии ожидания (WAIT = 1).
– готово внешнее устройство (READY = 1) или неготово. Синхронизирует обмен информации с внешними устройствами WAIT
– указывает, что процессор находится в состоянии ожидания (WAIT = 1).
Выводы управления памятью WR
– управление записью в память или во внешние устройства низкий уровень указывает, что процессор выдал данные на магистраль данных
D7-D0.
– управление записью в память или во внешние устройства низкий уровень указывает, что процессор выдал данные на магистраль данных
D7-D0.
Выводы управления магистралью данных DBIN
– указывает, что магистраль данных (D7-D0) находится в режиме приема. Используется для управления чтением данных из памяти или внешнего устройства
– указывает, что магистраль данных (D7-D0) находится в режиме приема. Используется для управления чтением данных из памяти или внешнего устройства
Выводы управления прерыванием INT
– запрос прерывания внешним устройством, запрашивающих обмен с процессором в режиме прерывания INTE
– выход сигнала разрешения прерывания (INTE = 1), указывающего на то, что процессор готов к обмену в режиме прерывания (INTE = 1 – если готов, INTE = 0
– если неготов Выводы управления захватом магистралей в режиме ПДП HLD
– вход запроса захвата магистралей D7-D0 и магистрали адреса А15-А0 внешними устройствами. Процессор переходит в режим ЗАХВАТ и отключает магистрали D7-D0 и А15-А0 переходит в высокоимпедансное состояние HLDA
– выход подтверждения захвата. Указывает, что процессор находится в состоянии ЗАХВАТ. Магистрали данных и адреса при этом отключены от выводов
• Для реализации команды i8080 может потребоваться от 1 до 5 обращений к памяти (ВУ). Хотя обращения к ЗУ/ВУ располагаются в разных частях КЦ, выполняются они по единым правилам, соответствующим интерфейсу МПС и реализованы на общем оборудовании управляющего автомата.
• Действия МПС по передаче виз МП одного байта данных/команды называются машинным циклом
– запрос прерывания внешним устройством, запрашивающих обмен с процессором в режиме прерывания INTE
– выход сигнала разрешения прерывания (INTE = 1), указывающего на то, что процессор готов к обмену в режиме прерывания (INTE = 1 – если готов, INTE = 0
– если неготов Выводы управления захватом магистралей в режиме ПДП HLD
– вход запроса захвата магистралей D7-D0 и магистрали адреса А15-А0 внешними устройствами. Процессор переходит в режим ЗАХВАТ и отключает магистрали D7-D0 и А15-А0 переходит в высокоимпедансное состояние HLDA
– выход подтверждения захвата. Указывает, что процессор находится в состоянии ЗАХВАТ. Магистрали данных и адреса при этом отключены от выводов
Командный цикл микропроцессора Выполнение команд в МП осуществляется в строго определенной последовательности обусловленной рядом факторов, в том числе используемыми синхросигналами . В основе работы МП лежит командный цикл- действия по выбору из памяти и выполнению одной команды. В зависимости от типа и формата команды, способов адресации и числа операндов командный цикл может включать в себя различное число обращений к памяти и ВУ и следовательно - иметь различную длительность.
• Для реализации команды i8080 может потребоваться от 1 до 5 обращений к памяти (ВУ). Хотя обращения к ЗУ/ВУ располагаются в разных частях КЦ, выполняются они по единым правилам, соответствующим интерфейсу МПС и реализованы на общем оборудовании управляющего автомата.
• Действия МПС по передаче виз МП одного байта данных/команды называются машинным циклом
Машинные циклы и их идентификация Командный цикл представляет собой последовательность машинных циклов
(МЦ), причем КЦ i8080 может содержать от 1 до 5 МЦ.
• МЦ – время требуемое для извлечения одного байта информации из памяти (ОЗУ, ПЗУ) или выполнения однобайтовой команды МЦ может состоять из нескольких машинных тактов Машинный такт (Т) – это период синхросигналов. Его длительность может быть установлена в некоторых пределах. В МП КР длительность может быть установлена произвольно в диапазоне 0,5…2 мкс (при тактовой частоте 2 МГц
• МЦ микропроцессора i8080 предусматривает возможность обмена как в синхронном, таки в асинхронном режиме Если в составе МПС использованы только "быстрые" устройства, те. такие, которые могут работать с тактовой частотой МП, то передача информации в МЦ осуществляется в синхронном режиме.
• При работе с "медленными" устройствами, быстродействие которых не позволяет переключаться с частотой тактового генератора
МП, необходимо "растянуть" во времени МЦ, реализовав асинхронный принцип обмена.
(МЦ), причем КЦ i8080 может содержать от 1 до 5 МЦ.
• МЦ – время требуемое для извлечения одного байта информации из памяти (ОЗУ, ПЗУ) или выполнения однобайтовой команды МЦ может состоять из нескольких машинных тактов Машинный такт (Т) – это период синхросигналов. Его длительность может быть установлена в некоторых пределах. В МП КР длительность может быть установлена произвольно в диапазоне 0,5…2 мкс (при тактовой частоте 2 МГц
• МЦ микропроцессора i8080 предусматривает возможность обмена как в синхронном, таки в асинхронном режиме Если в составе МПС использованы только "быстрые" устройства, те. такие, которые могут работать с тактовой частотой МП, то передача информации в МЦ осуществляется в синхронном режиме.
• При работе с "медленными" устройствами, быстродействие которых не позволяет переключаться с частотой тактового генератора
МП, необходимо "растянуть" во времени МЦ, реализовав асинхронный принцип обмена.
При реализации одного МЦ процессор может принять из памяти байт команды
• принять из памяти байт данных
• принять из УВв байт данных
• принять из стека байт данных
• принять вектор прерывания
• выдать в память байт данных
• выдать в стек байт данных
• выдать на УВыв байт данных.
• принять из памяти байт данных
• принять из УВв байт данных
• принять из стека байт данных
• принять вектор прерывания
• выдать в память байт данных
• выдать в стек байт данных
• выдать на УВыв байт данных.
Принципы программирования микропроцессоров Все языки программирования условно можно разделить натри уровня машинный код автокод (язык ассемблера языки высокого уровня (процедурные языки, ADA; и языки искусственного интеллекта - LISP, PROLOG, SMALLTALK,
OCCAM).
OCCAM).
Ассемблерная мнемоника Язык ассемблера- это символическое представление машинного языка.
Все процессы в машине на самом низком,
аппаратном уровне приводятся в действие только командами
(инструкциями)
машинного языка
Все процессы в машине на самом низком,
аппаратном уровне приводятся в действие только командами
(инструкциями)
машинного языка
Ассемблерная мнемоника Программа на ассемблере представляет собой совокупность блоков памяти,
называемых
сегментами
памяти.
Программа может состоять из одного или нескольких таких блоков-сегментов.
Каждый сегмент содержит совокупность предложений языка, каждое из которых занимает отдельную строку кода программы
называемых
сегментами
памяти.
Программа может состоять из одного или нескольких таких блоков-сегментов.
Каждый сегмент содержит совокупность предложений языка, каждое из которых занимает отдельную строку кода программы
Структурная схема микропроцессора
КР580ВМ80А (А
• Микропроцессор КР580ВМ80А реализован на основе общей внутренней магистрали данных и включает в себя следующие функциональные узлы блок регистров с адресной логикой блок АЛУ двунаправленную буферизованную магистраль данных блок управления и синхронизации
• Три из них могут использоваться как шесть отдельных ми разрядных программно- доступных регистров B, C, D, E, H, L общего назначения для хранения операндов или как три 16-ти разрядных программно- доступных пары BC, DE, HL для хранения адресов или двухбайтовых операндов
• При выполнении арифметических и логических операций с регистровой адресацией в регистрах B, C, D, E, H, хранятся ми разрядные операнды, которые передаются в АЛУ для участия в операции. Второй операнд и результат операции хранятся в блоке АЛУ Пары регистров BC, DE, HL могут хранить 16- ти разрядные операнды или адреса данных
• Содержимое каждого из регистров можно переслать в блок АЛУ или в память через 8- ми битовые мультиплексоры (МП) и внутреннюю магистраль данных. Содержимое каждой пары регистров программно можно увеличить или уменьшить на 1.
Регистр-счетчик (РС)
• Используется в качестве программного счетчика и хранит адрес текущей команды программы. Его содержимое автоматически увеличивается после выборки каждого байта команды схемой адресной логики. Загрузка и выдача содержимого РС осуществляется через мультиплексоры и внутреннюю магистраль данных
КР580ВМ80А (А
• Микропроцессор КР580ВМ80А реализован на основе общей внутренней магистрали данных и включает в себя следующие функциональные узлы блок регистров с адресной логикой блок АЛУ двунаправленную буферизованную магистраль данных блок управления и синхронизации
Блок регистров Содержит шесть 16-ти битовых регистров, образующих статическую память с произвольным доступом регистр – пространство из восьми бит, схема или устройство хранения информации.
• Три из них могут использоваться как шесть отдельных ми разрядных программно- доступных регистров B, C, D, E, H, L общего назначения для хранения операндов или как три 16-ти разрядных программно- доступных пары BC, DE, HL для хранения адресов или двухбайтовых операндов
• При выполнении арифметических и логических операций с регистровой адресацией в регистрах B, C, D, E, H, хранятся ми разрядные операнды, которые передаются в АЛУ для участия в операции. Второй операнд и результат операции хранятся в блоке АЛУ Пары регистров BC, DE, HL могут хранить 16- ти разрядные операнды или адреса данных
• Содержимое каждого из регистров можно переслать в блок АЛУ или в память через 8- ми битовые мультиплексоры (МП) и внутреннюю магистраль данных. Содержимое каждой пары регистров программно можно увеличить или уменьшить на 1.
Регистр-счетчик (РС)
• Используется в качестве программного счетчика и хранит адрес текущей команды программы. Его содержимое автоматически увеличивается после выборки каждого байта команды схемой адресной логики. Загрузка и выдача содержимого РС осуществляется через мультиплексоры и внутреннюю магистраль данных
Указатель стека (SP)
• SP хранит адрес ячейки стековой области памяти, к которой было сделано последнее обращение.
• Содержимое SP уменьшается наперед каждым занесением слова в стек или увеличивается на 1 после каждого извлечения из стека
• SP хранит адрес ячейки стековой области памяти, к которой было сделано последнее обращение.
• Содержимое SP уменьшается наперед каждым занесением слова в стек или увеличивается на 1 после каждого извлечения из стека
Пара регистров W и Z
• Используется для временного хранения байтов 2 и 3 команд перехода, передаваемых с внутренней магистрали данных в программный счетчик
• Используется для временного хранения байтов 2 и 3 команд перехода, передаваемых с внутренней магистрали данных в программный счетчик
Адресная логика предназначена для хранения, программного изменения и выдачи на магистраль А15-А0 адресов данных и команду. Она содержит буферный регистр адреса (БРА, логическую схему инкремента-декремента (СИД) и адресный буфер.
• Буферный регистр адреса принимает и хранит адрес с любого 16-ти разрядного регистра. Его выход связан со входами СИД и БРА
Инкремент-декремент
• С помощью схемы инкремента-декремента
(СИД) можно содержимое БРА передать с изменением на +1 или –1 или без изменения через 16-ти разрядный мультиплексор на вход любой пары регистров BC, DE, HL, SP или PC.
• При выполнении бинарных операций один из операндов пересылается из аккумулятора в регистр ВА; второй – поступает из памяти или блока регистров через внутреннюю магистраль данных в регистр ВР, а затем передается в АЛУ через кодопреобразователь в прямом или обратном коде в зависимости от выполняемой операции.
• Результат операции передается через внутреннюю магистраль в аккумулятор или регистр общего назначения, а признаки результата записываются в регистр признаков Блок АЛУ
• Буферный регистр адреса принимает и хранит адрес с любого 16-ти разрядного регистра. Его выход связан со входами СИД и БРА
Инкремент-декремент
• С помощью схемы инкремента-декремента
(СИД) можно содержимое БРА передать с изменением на +1 или –1 или без изменения через 16-ти разрядный мультиплексор на вход любой пары регистров BC, DE, HL, SP или PC.
Блок АЛУ Предназначен для выполнения арифметических и логических операций над числами в параллельном ми разрядном двоичном коде Информация обрабатывается в АЛУ с использованием регистра временного хранения (ВР), аккумулятора временного хранения (ВА), аккумулятора (Аи регистра признаков F.
• При выполнении бинарных операций один из операндов пересылается из аккумулятора в регистр ВА; второй – поступает из памяти или блока регистров через внутреннюю магистраль данных в регистр ВР, а затем передается в АЛУ через кодопреобразователь в прямом или обратном коде в зависимости от выполняемой операции.
• Результат операции передается через внутреннюю магистраль в аккумулятор или регистр общего назначения, а признаки результата записываются в регистр признаков Блок АЛУ
Регистр флагов F
• 8 разрядный регистр, содержащий информацию о текущем состоянии микропроцессора. Имеет шесть однобитовых флагов состояния, которые индицируют результаты выполнения арифметических и логических операций. В зависимости от состояния этих флагов некоторые машинные команды могут изменять последовательность выполнения команд в программе.
• 8 разрядный регистр, содержащий информацию о текущем состоянии микропроцессора. Имеет шесть однобитовых флагов состояния, которые индицируют результаты выполнения арифметических и логических операций. В зависимости от состояния этих флагов некоторые машинные команды могут изменять последовательность выполнения команд в программе.
Двунаправленная магистраль данных Служит для организации связи микропроцессора с другими микросхемами, входящими в состав микроЭВМ. Она включает в себя внутреннюю магистраль данных,
буфер данных
(БД)
и соединена с выводами магистрали данных микропроцессора Буфер данных
–
8-ми разрядный двунаправленный стремя состояниями
–
предназначен для развязки внутренней и
внешней магистрали данных. Он состоит из буферного регистра данных и формирователей
• В режиме вывода информация с внутренней магистрали загружается в буферный регистра затем передается на внешнюю магистраль данных через формирователи.
• При вводе данные из внешней магистрали через формирователи непосредственно передаются на внутреннюю магистраль. Буферный регистр данных при этом отключается. Он отключается также при выполнении операций, несвязанных с передачей информации процессором.
Двунаправленная магистраль данных
• Регистр команд хранит байт кода операции,
поступающей с внутренней магистрали данных.
Его содержимое после дешифрации и
синхронизации времязадающими сигналами используется для формирования сигналов внутреннего управления блоком регистров, АЛУ с регистрами и буфером данных, реализующих микропрограммы выполнения команд Прием и
выдача синхронизирующих и
управляющих сигналов осуществляется через выводы микропроцессора.
Блок управления и синхронизации
• Регистровая адресация
Когда используются команды с этим способом адресации, операция и источник данных (операнд) точно определены.
• Операнд отыскивается микропроцессором во внутреннем регистре микропроцессора
(например команда MOV Способы адресации микропроцессора
• Непосредственная адресация
Команды непосредственной адресации являются командами, по которым данные следуют непосредственно за командой Например, команда ADI (непосредственно сложить. Микропроцессор извлекает команду из памяти программы. Способы адресации микропроцессора
• Все команды непосредственной адресации микропроцессора I8080, за исключением двух, используют аккумулятор как неявный операнд.
• Две команды не связаны с аккумулятором команда MVI (передать непосредственно, которая загружает байт данных, следующих непосредственно за командой, в которой регистр или память, и команда LXI (загрузить непосредственно пару регистров, которая загружает 16-ти разрядное число в пару регистров или указатель стека.
Способы адресации микропроцессора
• Прямая адресация
В случае прямой адресации второй и третий байт команды прямо указывают на расположение операнда в памяти. Это команды трехбайтового формата (исключение составляют ввода/вывода).
• Например, команда LDA. Машинный код операции LDA – 3A
H
, следующие два байта составляют 16-ти разрядный адрес (Н) ячейки памяти, где расположен операнд. Содержимое ячейки с адресом 0950
Н
загружается в аккумулятор.
Способы адресации микропроцессора
• Косвенная регистровая адресация.
Команды с такой адресацией обращаются в память, используя содержимое пары регистров для указания на адрес операнда. Если в мнемонике команды стоит буква М, то операнд находится в памяти по адресу, записанному в регистровой пара HL.
• Примером является команда ADD M, складывающая содержимое ячейки памяти, по адресу, на который указывает регистровая пара
HL, с содержимым аккумулятора.
Способы адресации микропроцессора
буфер данных
(БД)
и соединена с выводами магистрали данных микропроцессора Буфер данных
–
8-ми разрядный двунаправленный стремя состояниями
–
предназначен для развязки внутренней и
внешней магистрали данных. Он состоит из буферного регистра данных и формирователей
• В режиме вывода информация с внутренней магистрали загружается в буферный регистра затем передается на внешнюю магистраль данных через формирователи.
• При вводе данные из внешней магистрали через формирователи непосредственно передаются на внутреннюю магистраль. Буферный регистр данных при этом отключается. Он отключается также при выполнении операций, несвязанных с передачей информации процессором.
Двунаправленная магистраль данных
Блок управления и синхронизации Предназначен для приема команд, синхронизирующих и управляющих внешних сигналов, а также для формирования внутренних сигналов микроопераций и внешних синхронизирующих и управляющих сигналов.
• Он содержит регистр команд (РК), дешифратор команд (ДшК), схемы формирования машинных циклов и другие устройства.
• Он содержит регистр команд (РК), дешифратор команд (ДшК), схемы формирования машинных циклов и другие устройства.
• Регистр команд хранит байт кода операции,
поступающей с внутренней магистрали данных.
Его содержимое после дешифрации и
синхронизации времязадающими сигналами используется для формирования сигналов внутреннего управления блоком регистров, АЛУ с регистрами и буфером данных, реализующих микропрограммы выполнения команд Прием и
выдача синхронизирующих и
управляющих сигналов осуществляется через выводы микропроцессора.
Блок управления и синхронизации
Способы адресации микропроцессора Микропроцессор I8080/8085 использует пять способов адресации неявную, регистровую, непосредственную, прямую, косвенную регистровую Неявная адресация
В команде операнд явно не задается, он подразумевается (например команда СМА).
В команде операнд явно не задается, он подразумевается (например команда СМА).
• Регистровая адресация
Когда используются команды с этим способом адресации, операция и источник данных (операнд) точно определены.
• Операнд отыскивается микропроцессором во внутреннем регистре микропроцессора
(например команда MOV Способы адресации микропроцессора
• Непосредственная адресация
Команды непосредственной адресации являются командами, по которым данные следуют непосредственно за командой Например, команда ADI (непосредственно сложить. Микропроцессор извлекает команду из памяти программы. Способы адресации микропроцессора
• Все команды непосредственной адресации микропроцессора I8080, за исключением двух, используют аккумулятор как неявный операнд.
• Две команды не связаны с аккумулятором команда MVI (передать непосредственно, которая загружает байт данных, следующих непосредственно за командой, в которой регистр или память, и команда LXI (загрузить непосредственно пару регистров, которая загружает 16-ти разрядное число в пару регистров или указатель стека.
Способы адресации микропроцессора
• Прямая адресация
В случае прямой адресации второй и третий байт команды прямо указывают на расположение операнда в памяти. Это команды трехбайтового формата (исключение составляют ввода/вывода).
• Например, команда LDA. Машинный код операции LDA – 3A
H
, следующие два байта составляют 16-ти разрядный адрес (Н) ячейки памяти, где расположен операнд. Содержимое ячейки с адресом 0950
Н
загружается в аккумулятор.
Способы адресации микропроцессора
• Косвенная регистровая адресация.
Команды с такой адресацией обращаются в память, используя содержимое пары регистров для указания на адрес операнда. Если в мнемонике команды стоит буква М, то операнд находится в памяти по адресу, записанному в регистровой пара HL.
• Примером является команда ADD M, складывающая содержимое ячейки памяти, по адресу, на который указывает регистровая пара
HL, с содержимым аккумулятора.
Способы адресации микропроцессора
Основные группы операций.
Микропроцессоры выполняют набор команд,
которые реализуют следующие основные группы операций:
•операции пересылки,
•арифметические операции,
•логические операции,
•операции сдвига,
•операции сравнения и тестирования,
•битовые операции,
•операции управления программой
Микропроцессоры выполняют набор команд,
которые реализуют следующие основные группы операций:
•операции пересылки,
•арифметические операции,
•логические операции,
•операции сдвига,
•операции сравнения и тестирования,
•битовые операции,
•операции управления программой
Арифметические команды микропроцессоров Intel 8080/8085.
• Арифметические команды предназначены для выполнения операций сложения, сложения с переносом, вычитания, вычитания с замом, инкрементирования, декрементирования, десятичной коррекции аккумулятора. Результат всех арифметических операций остается в аккумуляторе
• ANA М memory). Операция логическое И с памятью (А) (А) ^ M(HL). Производится операция логического И с содержимым ячейки памяти и аккумулятора. Содержимое ячейки памяти, адрес которой указан в паре HL, логически умножается на содержимое аккумулятора. Результат помещается в аккумулятор адресация – косвенная регистровая индикаторы – Z, S, P, AC.
• ANI data 8
(AND immediate). Операция логическое И непосредственно (А) (А) ^
(data 8). Содержимое байта 2 команды логически умножается на содержимое аккумулятора. Результат помещается в аккумулятор адресация – непосредственная индикаторы – Z, S, P, AC.
• XRA r
(Exclusive OR register). Операция логическое ИСКЛЮЧАЮЩЕЕ ИЛИ c регистром (А) (А) (r). Операция ИСКЛЮЧАЮЩЕЕ ИЛИ выполняется с содержимым регистра r и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются адресация – регистровая индикаторы – Z,
S, P,CY, AC.
• XRA M
(Exclusive OR memory). Операция логическое ИСКЛЮЧАЮЩЕЕ ИЛИ памяти (А) (А) M(HL). Операция ИСКЛЮЧАЮЩЕЕ ИЛИ выполняется над содержимым ячейки памяти, адрес которой указан в паре HL, и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются адресация – косвенная регистровая индикаторы – Z, S,
P,CY, AC.
• XRI data 8
(Exclusive OR immediate). Операция логическое ИСКЛЮЧАЮЩЕЕ ИЛИ непосредственное (А) (А) (data
8). Операция ИСКЛЮЧАЮЩЕЕ ИЛИ выполняется над содержимым байта 2 команды и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются адресация – непосредственная индикаторы – Z, S, P,CY, AC.
• ORA r
(OR register). Операция логическое ИЛИ с регистром (А) (А) V
(r). Операция ИЛИ выполняется с содержимым регистра r и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются Циклов – 1; периодов Т – 4; адресация – регистровая индикаторы – Z,
S, P,CY, AC.
• О M
(OR memory). Операция логическое ИЛИ с памятью (А) (А) V
M(HL). Операция ИЛИ выполняется над содержимым ячейки памяти, адрес которой указан в паре HL, и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются Циклов – 2; периодов Т – 7; адресация – косвенная регистровая индикаторы – Z, S, P,CY, AC.
• ORI data 8
(OR immediate). Операция логическое ИЛИ непосредственное (А) (А) (data 8). Операция ИЛИ выполняется над содержимым байта 2 команды и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются Циклов – 2; периодов Т – 7; адресация – непосредственная индикаторы – Z, S, P,CY, AC.
• CMP r
(Compare register). Сравнить регистр (А) – (r). Содержимое регистра r вычитается из содержимого аккумулятора. Содержимое аккумулятора при этом не изменяется. Индикаторы устанавливаются, как при вычитании. Устанавливается Z = 1, если (А) = (r). Устанавливается CY = 1, если (А) < (r).
• Циклов – 1; периодов Т – 4; адресация – регистровая индикаторы – Z,
S, P,CY, AC.
• CMP M
(Compare memory). Сравнить память (А) – М. Содержимое ячейки памяти, адрес которой указан в паре HL, вычитается из содержимого аккумулятора. Содержимое аккумулятора при этом не изменяется. Индикаторы устанавливаются, как при вычитании.
• Циклов – 2; периодов Т – 7; адресация – косвенная регистровая индикаторы – Z, S, P,CY, AC.
• CPI data 8
(Compare immediate). Сравнить непосредственно (А) – (data
8). Содержимое байта 2 команды вычитается из содержимого аккумулятора. Содержимое аккумулятора при этом не изменяется. Индикаторы устанавливаются, как при вычитании. Устанавливается Z =
1, если (А) = (data 8). Устанавливается CY = 1, если (А) < (data 8).
• Циклов – 2; периодов Т – 7; адресация – непосредственная индикаторы – Z, S, P,CY, AC.
• Сдвиг влево. Содержимое аккумулятора сдвигается на один бит влево. Младший бит b0 и CY принимают значения вытесненного бита, те. бывшего старшего бита b7. Устанавливается только CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• Сдвиг вправо. Содержимое аккумулятора сдвигается на одну позицию вправо. Старший бит b7 и CY принимают значения вытесненного бита, те. бывшего младшего бита b0. Устанавливается только
CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• RАL.
Циклический сдвиг влево. Содержимое аккумулятора циклически сдвигается влево вместе с CY. В младшем бите b0 устанавливается значение CY, а в CY вытесненное содержимое бывшего старшего бита b7. Устанавливается только
CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• RАR.
Циклический сдвиг вправо. Содержимое аккумулятора сдвигается вправо циклически вместе с CY. В старшем бите b7 устанавливается содержимое CY, а в
CY – содержимое бывшего младшего бита b0. Устанавливается только CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• Инвертировать аккумулятор (A) (Ā). Содержимое аккумулятора инвертируется. Индикаторы не устанавливаются Циклов – 1; периодов Т – 4; индикаторы – нет.
•
СМС
. Инвертировать перенос (CY) (CY). Инвертируется содержимое индикатора CY.
• Циклов – 1; периодов Т – 4; индикаторы – нет STC
. Установить перенос (CY) 1. В индикаторе
CY устанавливается 1.
• Циклов – 1; периодов Т – 4; индикаторы – нет
• Арифметические команды предназначены для выполнения операций сложения, сложения с переносом, вычитания, вычитания с замом, инкрементирования, декрементирования, десятичной коррекции аккумулятора. Результат всех арифметических операций остается в аккумуляторе
Логические команды микропроцессора
Intel 8080
• Задачей логических команд является выполнение логических операций И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ, сравнения, сдвига и инвертирования ANA r
(AND register). Операция логическое И с регистром (А) (А) ^ (r). Производится операция логического И с содержимым регистра r и аккумулятора. Результат помещается в аккумулятор адресация – регистровая индикаторы – Z, S, P, AC.
Intel 8080
• Задачей логических команд является выполнение логических операций И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ, сравнения, сдвига и инвертирования ANA r
(AND register). Операция логическое И с регистром (А) (А) ^ (r). Производится операция логического И с содержимым регистра r и аккумулятора. Результат помещается в аккумулятор адресация – регистровая индикаторы – Z, S, P, AC.
• ANA М memory). Операция логическое И с памятью (А) (А) ^ M(HL). Производится операция логического И с содержимым ячейки памяти и аккумулятора. Содержимое ячейки памяти, адрес которой указан в паре HL, логически умножается на содержимое аккумулятора. Результат помещается в аккумулятор адресация – косвенная регистровая индикаторы – Z, S, P, AC.
• ANI data 8
(AND immediate). Операция логическое И непосредственно (А) (А) ^
(data 8). Содержимое байта 2 команды логически умножается на содержимое аккумулятора. Результат помещается в аккумулятор адресация – непосредственная индикаторы – Z, S, P, AC.
• XRA r
(Exclusive OR register). Операция логическое ИСКЛЮЧАЮЩЕЕ ИЛИ c регистром (А) (А) (r). Операция ИСКЛЮЧАЮЩЕЕ ИЛИ выполняется с содержимым регистра r и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются адресация – регистровая индикаторы – Z,
S, P,CY, AC.
• XRA M
(Exclusive OR memory). Операция логическое ИСКЛЮЧАЮЩЕЕ ИЛИ памяти (А) (А) M(HL). Операция ИСКЛЮЧАЮЩЕЕ ИЛИ выполняется над содержимым ячейки памяти, адрес которой указан в паре HL, и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются адресация – косвенная регистровая индикаторы – Z, S,
P,CY, AC.
• XRI data 8
(Exclusive OR immediate). Операция логическое ИСКЛЮЧАЮЩЕЕ ИЛИ непосредственное (А) (А) (data
8). Операция ИСКЛЮЧАЮЩЕЕ ИЛИ выполняется над содержимым байта 2 команды и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются адресация – непосредственная индикаторы – Z, S, P,CY, AC.
• ORA r
(OR register). Операция логическое ИЛИ с регистром (А) (А) V
(r). Операция ИЛИ выполняется с содержимым регистра r и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются Циклов – 1; периодов Т – 4; адресация – регистровая индикаторы – Z,
S, P,CY, AC.
• О M
(OR memory). Операция логическое ИЛИ с памятью (А) (А) V
M(HL). Операция ИЛИ выполняется над содержимым ячейки памяти, адрес которой указан в паре HL, и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются Циклов – 2; периодов Т – 7; адресация – косвенная регистровая индикаторы – Z, S, P,CY, AC.
• ORI data 8
(OR immediate). Операция логическое ИЛИ непосредственное (А) (А) (data 8). Операция ИЛИ выполняется над содержимым байта 2 команды и содержимым аккумулятора. Результат помещается в аккумулятор. Индикаторы CY и АС сбрасываются Циклов – 2; периодов Т – 7; адресация – непосредственная индикаторы – Z, S, P,CY, AC.
• CMP r
(Compare register). Сравнить регистр (А) – (r). Содержимое регистра r вычитается из содержимого аккумулятора. Содержимое аккумулятора при этом не изменяется. Индикаторы устанавливаются, как при вычитании. Устанавливается Z = 1, если (А) = (r). Устанавливается CY = 1, если (А) < (r).
• Циклов – 1; периодов Т – 4; адресация – регистровая индикаторы – Z,
S, P,CY, AC.
• CMP M
(Compare memory). Сравнить память (А) – М. Содержимое ячейки памяти, адрес которой указан в паре HL, вычитается из содержимого аккумулятора. Содержимое аккумулятора при этом не изменяется. Индикаторы устанавливаются, как при вычитании.
• Циклов – 2; периодов Т – 7; адресация – косвенная регистровая индикаторы – Z, S, P,CY, AC.
• CPI data 8
(Compare immediate). Сравнить непосредственно (А) – (data
8). Содержимое байта 2 команды вычитается из содержимого аккумулятора. Содержимое аккумулятора при этом не изменяется. Индикаторы устанавливаются, как при вычитании. Устанавливается Z =
1, если (А) = (data 8). Устанавливается CY = 1, если (А) < (data 8).
• Циклов – 2; периодов Т – 7; адресация – непосредственная индикаторы – Z, S, P,CY, AC.
• Сдвиг влево. Содержимое аккумулятора сдвигается на один бит влево. Младший бит b0 и CY принимают значения вытесненного бита, те. бывшего старшего бита b7. Устанавливается только CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• Сдвиг вправо. Содержимое аккумулятора сдвигается на одну позицию вправо. Старший бит b7 и CY принимают значения вытесненного бита, те. бывшего младшего бита b0. Устанавливается только
CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• RАL.
Циклический сдвиг влево. Содержимое аккумулятора циклически сдвигается влево вместе с CY. В младшем бите b0 устанавливается значение CY, а в CY вытесненное содержимое бывшего старшего бита b7. Устанавливается только
CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• RАR.
Циклический сдвиг вправо. Содержимое аккумулятора сдвигается вправо циклически вместе с CY. В старшем бите b7 устанавливается содержимое CY, а в
CY – содержимое бывшего младшего бита b0. Устанавливается только CY.
CY b7 b6 b5 b4 b3 b2 b1 b0
• Инвертировать аккумулятор (A) (Ā). Содержимое аккумулятора инвертируется. Индикаторы не устанавливаются Циклов – 1; периодов Т – 4; индикаторы – нет.
•
СМС
. Инвертировать перенос (CY) (CY). Инвертируется содержимое индикатора CY.
• Циклов – 1; периодов Т – 4; индикаторы – нет STC
. Установить перенос (CY) 1. В индикаторе
CY устанавливается 1.
• Циклов – 1; периодов Т – 4; индикаторы – нет
Команды ветвлений и переходов микропроцессора Intel 8080.
• Команды ветвлений содержат группы команд перехода, вызова, возврата и повторного запуска Эта группа команд изменяет последовательный нормальный ход программы.
• Команды переходов существуют двух типов безусловного и условного переходов.
• Безусловные переходы просто выполняют операцию перехода по указанному адресу условные – проверяют состояние одного из индикаторов микропроцессора.
• Условия, которые проверяются командами условных переходов, задаются в следующей форме
• Условия
• NZ – не нуль = 0)
• Z – нуль = 1)
• NC – нет переноса = 0)
• C – перенос (C = 1)
• PO – нечетность (P = 0)
• PE – четность (P = 1)
• P – плюс (S = 0)
• M – минус (S = 1)
• JMP addr
(Jump). Переходили ветвление (РС)
addr. Управление передается команде, адрес которой установлен в байте 2 и 3 текущей команды Циклов – 3; периодов Т – 10; адресация непосредственная индикаторы – нет J condition addr. Условное ветвление. Если условие выполняется, то управление передается команде, адрес которой установлен в байте 2 и 3 команды если нет – управление продолжается последовательно Циклов – 3; периодов Т – 10; адресация непосредственная
Слово-состояние процессора
• МП КР580ВМ80А (I8080) имеет 10 типов машинных циклов, представленных в таблице 1, и все его команды состоят из комбинации только этих циклов.
• Те. в зависимости от выполняемой команды МП проходит через последовательность различных типов машинных циклов, о каждом из которых он посылает на шину данных в первом такте Т цикла информацию - слово-состояния (не путать со словом PSW - F и А
• Команды ветвлений содержат группы команд перехода, вызова, возврата и повторного запуска Эта группа команд изменяет последовательный нормальный ход программы.
• Команды переходов существуют двух типов безусловного и условного переходов.
• Безусловные переходы просто выполняют операцию перехода по указанному адресу условные – проверяют состояние одного из индикаторов микропроцессора.
• Условия, которые проверяются командами условных переходов, задаются в следующей форме
• Условия
• NZ – не нуль = 0)
• Z – нуль = 1)
• NC – нет переноса = 0)
• C – перенос (C = 1)
• PO – нечетность (P = 0)
• PE – четность (P = 1)
• P – плюс (S = 0)
• M – минус (S = 1)
• JMP addr
(Jump). Переходили ветвление (РС)
addr. Управление передается команде, адрес которой установлен в байте 2 и 3 текущей команды Циклов – 3; периодов Т – 10; адресация непосредственная индикаторы – нет J condition addr. Условное ветвление. Если условие выполняется, то управление передается команде, адрес которой установлен в байте 2 и 3 команды если нет – управление продолжается последовательно Циклов – 3; периодов Т – 10; адресация непосредственная
Слово-состояние процессора
• МП КР580ВМ80А (I8080) имеет 10 типов машинных циклов, представленных в таблице 1, и все его команды состоят из комбинации только этих циклов.
• Те. в зависимости от выполняемой команды МП проходит через последовательность различных типов машинных циклов, о каждом из которых он посылает на шину данных в первом такте Т цикла информацию - слово-состояния (не путать со словом PSW - F и А
Структура слово-состояния:
• D0 (INTA)
- подтверждение запроса на прерывание D1 (W0)
- запись в память или вывод во внешнее устройство D2 (STACK)
- операция со стеком D3 (HLTA)
- подтверждение останова после команды HLT,
• D4 (OUT)
- вывод D5 (M1)
- первый цикл команды D6 (IN)
- ввод D7 (MEMR)
- чтение из памяти
• Все множество допустимых циклов условно можно разбить натри группы чтения (ввода) -ММ, ММ, ММ записи (вывода) - ММ, Ми останова - М Для того, чтобы сформировать интервал времени, соответствующий одному машинному такту, на входы микропроцессора и подаются тактовые импульсы.
Длительность машинного такта равняется одному периоду синхроимпульсов.
Все внутренние операции микропроцессора и
формирования внешних сигналов происходят в
моменты времени,
определяемые синхроимпульсами
• D0 (INTA)
- подтверждение запроса на прерывание D1 (W0)
- запись в память или вывод во внешнее устройство D2 (STACK)
- операция со стеком D3 (HLTA)
- подтверждение останова после команды HLT,
• D4 (OUT)
- вывод D5 (M1)
- первый цикл команды D6 (IN)
- ввод D7 (MEMR)
- чтение из памяти
Различают следующие циклы
М1
прием первого байта (цикл извлечения команд);
М2
чтение из ЗУ по адресу, расположенному в паре регистров (ВС, DE, HL) или счетчике команд РС;
М3
запись в ЗУ по адресу, расположенному в паре регистров (ВС, DE, HL) ;
М4
чтение из стека - области ЗУ, на которую указывает содержимое SP;
М5
запись в стек;
М6
ввод в аккумулятор из внешнего устройства;
М7
вывод из аккумулятора во внешнее устройство;
М8
прерывание - переход на обслуживание запроса от внешнего источника;
М9 - останов М прерывание вовремя останова.
М1
прием первого байта (цикл извлечения команд);
М2
чтение из ЗУ по адресу, расположенному в паре регистров (ВС, DE, HL) или счетчике команд РС;
М3
запись в ЗУ по адресу, расположенному в паре регистров (ВС, DE, HL) ;
М4
чтение из стека - области ЗУ, на которую указывает содержимое SP;
М5
запись в стек;
М6
ввод в аккумулятор из внешнего устройства;
М7
вывод из аккумулятора во внешнее устройство;
М8
прерывание - переход на обслуживание запроса от внешнего источника;
М9 - останов М прерывание вовремя останова.
Виды машинных циклов микропроцессора i8080А
Машинные циклы
D0
INTA
D1
WO
D2
STACK
D3
HLTA
D4
OUT
D5
M1
D6
IN
D7
MEMR Извлечение команды М 0
1 0
0 0
1 0
1 Чтение из памяти М 0
1 0
0 0
0 0
1 Запись в память М 0
0 0
0 0
0 0
0 Чтение из стека М 0
1 1
0 0
0 0
1 Запись в стек М 0
0 1
0 0
0 0
0 Ввод М 0
1 0
0 0
0 1
0 Вывод М 0
0 0
0 1
0 0
0
Подтвержд. прерыв-я М 1
1 0
0 0
1 0
0
Подтвержд. останова М 0
1 0
1 0
0 0
1
Подтвержд. прерывания вовремя от- танова М 1
1 0
1 0
1 0
0
Машинные циклы
D0
INTA
D1
WO
D2
STACK
D3
HLTA
D4
OUT
D5
M1
D6
IN
D7
MEMR Извлечение команды М 0
1 0
0 0
1 0
1 Чтение из памяти М 0
1 0
0 0
0 0
1 Запись в память М 0
0 0
0 0
0 0
0 Чтение из стека М 0
1 1
0 0
0 0
1 Запись в стек М 0
0 1
0 0
0 0
0 Ввод М 0
1 0
0 0
0 1
0 Вывод М 0
0 0
0 1
0 0
0
Подтвержд. прерыв-я М 1
1 0
0 0
1 0
0
Подтвержд. останова М 0
1 0
1 0
0 0
1
Подтвержд. прерывания вовремя от- танова М 1
1 0
1 0
1 0
0
• Все множество допустимых циклов условно можно разбить натри группы чтения (ввода) -ММ, ММ, ММ записи (вывода) - ММ, Ми останова - М Для того, чтобы сформировать интервал времени, соответствующий одному машинному такту, на входы микропроцессора и подаются тактовые импульсы.
Длительность машинного такта равняется одному периоду синхроимпульсов.
Все внутренние операции микропроцессора и
формирования внешних сигналов происходят в
моменты времени,
определяемые синхроимпульсами
Временные диаграммы работы микропроцессора в цикле М цикл извлечения команды)
T1
T2
T3
T4
T5
F1
F2
SYNC
D7-D0
Слово-состояние процессора
D1=D5=D7=1
DBIN
Байт данных из памяти (код команды)
D7-D0
Z-состояние
READY
WR
A15-A0
Z-состояние
Адрес ячейки памяти, из которой производится чтение первого байта команды
T1
T2
T3
T4
T5
F1
F2
SYNC
D7-D0
Слово-состояние процессора
D1=D5=D7=1
DBIN
Байт данных из памяти (код команды)
D7-D0
Z-состояние
READY
WR
A15-A0
Z-состояние
Адрес ячейки памяти, из которой производится чтение первого байта команды
Цикл извлечения команды
• В первом такте Т по переднему фронту F2 на выходе микропроцессора появляется сигнал высокого уровня, индицируя первый такт машинного цикла Кроме того, на шине данных в этом такте появляется слово состояния, у которого в разрядах D1, D5, записаны единицы По переднему фронту F2 в этом такте на адресной шине устанавливается адрес ячейки памяти, который поступил в буфер адреса из счетчика команд микропроцессора ( те. поступает адрес ячейки, из которой извлекается команда
• Во втором такте
Т2
на выходе микропроцессора DBIN появляется сигнал высокого уровня длительностью в один такт, по которому обычно происходит чтение памяти или внешних устройств В этом такте МП опрашивает сигналы на входах READY, HOLD и HLDA.
• В зависимости от значения сигналов на этих выводах
МП
переходит в
различные состояния ожидания, захвата, останова.
Цикл извлечения команды
• В такте Т может выполняться или завершаться чтение памяти, после чего шина данных
DB
переходит в
высокоимпедансное состояние Обычно до четвертого такта Туже изменяется значение счетчика команд РС и таким образом, в нем находится адрес новой команды, который поступает на адресную шину в первом такте следующего машинного цикла.
Цикл извлечения команды
• В
четвертом такте
Т4
код команды,
поступивший в
регистр команд дешифрируется - определяется , сколько циклов и тактов требуется для выполнения команды,
которая затем обрабатывается микропроцессором в течении данного или последующего пятого такта Т По переднему фронту F2 на выводах адресной шины в
такте
Т4
появляется неопределенное значение, а в такте Т эти выводы переходят в
высокоимпедансное состояние.
Цикл извлечения команды
• В первом такте Т по переднему фронту F2 на выходе микропроцессора появляется сигнал высокого уровня, индицируя первый такт машинного цикла Кроме того, на шине данных в этом такте появляется слово состояния, у которого в разрядах D1, D5, записаны единицы По переднему фронту F2 в этом такте на адресной шине устанавливается адрес ячейки памяти, который поступил в буфер адреса из счетчика команд микропроцессора ( те. поступает адрес ячейки, из которой извлекается команда
• Во втором такте
Т2
на выходе микропроцессора DBIN появляется сигнал высокого уровня длительностью в один такт, по которому обычно происходит чтение памяти или внешних устройств В этом такте МП опрашивает сигналы на входах READY, HOLD и HLDA.
• В зависимости от значения сигналов на этих выводах
МП
переходит в
различные состояния ожидания, захвата, останова.
Цикл извлечения команды
• В такте Т может выполняться или завершаться чтение памяти, после чего шина данных
DB
переходит в
высокоимпедансное состояние Обычно до четвертого такта Туже изменяется значение счетчика команд РС и таким образом, в нем находится адрес новой команды, который поступает на адресную шину в первом такте следующего машинного цикла.
Цикл извлечения команды
• В
четвертом такте
Т4
код команды,
поступивший в
регистр команд дешифрируется - определяется , сколько циклов и тактов требуется для выполнения команды,
которая затем обрабатывается микропроцессором в течении данного или последующего пятого такта Т По переднему фронту F2 на выводах адресной шины в
такте
Т4
появляется неопределенное значение, а в такте Т эти выводы переходят в
высокоимпедансное состояние.
Цикл извлечения команды
Построение модуля центрального процессора
(МЦП) на основе микропроцессора КР580ВМ80А
Для построения модуля центрального процессора
(МЦП)
на основе микропроцессора
КР580ВМ80А
дополнительно требуются
(помимо собственно микросхемы процессора):
➢Схема формирования сигналов синхронизации F1 и F2, сигнала готовности внешних устройств READY, строба фиксации слова-состояния процессора
/STSTB
и сигнала начальной установки процессора – микросхема системного генератора
КР580ГФ24 (Intel 8224);
(МЦП) на основе микропроцессора КР580ВМ80А
Для построения модуля центрального процессора
(МЦП)
на основе микропроцессора
КР580ВМ80А
дополнительно требуются
(помимо собственно микросхемы процессора):
➢Схема формирования сигналов синхронизации F1 и F2, сигнала готовности внешних устройств READY, строба фиксации слова-состояния процессора
/STSTB
и сигнала начальной установки процессора – микросхема системного генератора
КР580ГФ24 (Intel 8224);
схема формирования сигналов управления чтением памяти (/MEMR), записи в память, чтения порта ввода/вывода (записи в
порт ввода/вывода
(/IOW)
и подтверждения запроса на прерывание
–
микросхема системного контроллера
КР580ВК28/38 (Intel схемы обеспечения необходимой нагрузочной способности магистралей данных и адреса - шинные формирователи К /87 (Построение модуля центрального процессора
(МЦП) на основе микропроцессора КР580ВМ80А
порт ввода/вывода
(/IOW)
и подтверждения запроса на прерывание
–
микросхема системного контроллера
КР580ВК28/38 (Intel схемы обеспечения необходимой нагрузочной способности магистралей данных и адреса - шинные формирователи К /87 (Построение модуля центрального процессора
(МЦП) на основе микропроцессора КР580ВМ80А
Схема синхронизации центрального процессора. Системный генератор КР580ГФ24 (Intel 8224)
• Схема синхронизации предназначена для формирования двух последовательностей тактовых импульсов с требуемыми временными и амплитудными параметрами, подаваемыми на входы F1 и F2 микропроцессора КР580ВМ80А
(Intel А, а также для синхронизации внешних цепей путем формирования синхроимпульсов фазовых последовательностей
ТТЛ-уровней
F2ТТЛ;
• формирования и
синхронизации внешних сигналов готовности и сброса управление пошаговой работы микропроцессора
• Для выполнения указанных функций в состав микропроцессорного комплекта входит синхронизированная интегральная схема системного генератора КР580ГФ24
(Intel Микросхема КР580ГФ24 (Intel 8224) используется как генератор тактовых синхросерий F1 и для микропроцессора КР580ВМ80А (Схема синхронизации центрального процессора. Системный генератор КР580ГФ24 (Intel 8224)
• Как генератор, вырабатывающий сигналы начальной установки микропроцессора
RESET
и сигнал готовности микропроцессора
READY,
которые синхронизированы тактовыми импульсами Вырабатывает строб /STSTB, используемый для фиксации слова-состояния в системном контроллере.
Схема синхронизации центрального процессора. Системный генератор КР580ГФ24 (Intel 8224)
• Схема синхронизации предназначена для формирования двух последовательностей тактовых импульсов с требуемыми временными и амплитудными параметрами, подаваемыми на входы F1 и F2 микропроцессора КР580ВМ80А
(Intel А, а также для синхронизации внешних цепей путем формирования синхроимпульсов фазовых последовательностей
ТТЛ-уровней
F2ТТЛ;
• формирования и
синхронизации внешних сигналов готовности и сброса управление пошаговой работы микропроцессора
• Для выполнения указанных функций в состав микропроцессорного комплекта входит синхронизированная интегральная схема системного генератора КР580ГФ24
(Intel Микросхема КР580ГФ24 (Intel 8224) используется как генератор тактовых синхросерий F1 и для микропроцессора КР580ВМ80А (Схема синхронизации центрального процессора. Системный генератор КР580ГФ24 (Intel 8224)
• Как генератор, вырабатывающий сигналы начальной установки микропроцессора
RESET
и сигнал готовности микропроцессора
READY,
которые синхронизированы тактовыми импульсами Вырабатывает строб /STSTB, используемый для фиксации слова-состояния в системном контроллере.
Схема синхронизации центрального процессора. Системный генератор КР580ГФ24 (Intel 8224)
Условное графическое изображение микросхемы системного контроллера КР580ГФ24 (i8224)
Назначение выводов интегральной микросхемы КР580ГФ24 (Intel 8224):
XTAL1, входы для подключения кварцевого резонатора, выходы синхроимпульсов, подаются на соответствующие входы микропроцессора;
RDIN
вход готовности. Используется для формирования сигнала готовности микропроцессора выход готовности. Используется для осуществления асинхронного обмена микропроцессора с внешними устройствами
XTAL1, входы для подключения кварцевого резонатора, выходы синхроимпульсов, подаются на соответствующие входы микропроцессора;
RDIN
вход готовности. Используется для формирования сигнала готовности микропроцессора выход готовности. Используется для осуществления асинхронного обмена микропроцессора с внешними устройствами
Назначение выводов интегральной микросхемы КР580ГФ24 (Intel вход сброса. Используется для формирования импульса сброса RESET, который подается на вход микропроцессора;
RESET
выход микросхемы. Используется для начального сброса микропроцессора;
SYNC
вход синхронизации. Данный сигнал поступает от выхода SYNC микропроцессора;
/STSTB
строб слова-состояния. Сигнал поступает отданного вывода микросхемы в системный контроллер и используется для фиксации слова-состояния в системном контроллере
RESET
выход микросхемы. Используется для начального сброса микропроцессора;
SYNC
вход синхронизации. Данный сигнал поступает от выхода SYNC микропроцессора;
/STSTB
строб слова-состояния. Сигнал поступает отданного вывода микросхемы в системный контроллер и используется для фиксации слова-состояния в системном контроллере
Назначение выводов интегральной микросхемы КР580ГФ24 (Intel 8224):
F2ТТЛ
выход. Вторая синхросерия F2 сопрягается с
ТТЛ-логикой;
TANK
используется для задания тактовой частоты вместо кварцевого резонатора подключается LC-цепь);
OSC
выход. Генератор гармонических сигналов для настройки, наладки микропроцессорного модуля
F2ТТЛ
выход. Вторая синхросерия F2 сопрягается с
ТТЛ-логикой;
TANK
используется для задания тактовой частоты вместо кварцевого резонатора подключается LC-цепь);
OSC
выход. Генератор гармонических сигналов для настройки, наладки микропроцессорного модуля
Подключение микросхемы КР580ГФ24 /
Intel 8224 к микропроцессору КР580ВМ80А
Intel 8224 к микропроцессору КР580ВМ80А
Системный контроллер
КР580ВК28 /38 (Intel Системный контроллер КР580ВК28 (38) /
Intel 8228 (38) предназначен для фиксации слова-состояния микропроцессора КР580ВМ80А;
• формирование сигналов, управляющих памятью и внешними устройствами буферизации шины данных
КР580ВК28 /38 (Intel Системный контроллер КР580ВК28 (38) /
Intel 8228 (38) предназначен для фиксации слова-состояния микропроцессора КР580ВМ80А;
• формирование сигналов, управляющих памятью и внешними устройствами буферизации шины данных
Обозначение микросхемы
КР580ВК28 /38 ( Intel 8228/38)
КР580ВК28 /38 ( Intel 8228/38)
Подключение выводов
КР580ВК28 /38
D0-D7
Входы/выходы. Подключаются к выводам D0-D7 микропроцессора
Входы/выходы с высокоимпедансным состоянием. Подключаются к системной шине данных МП-системы. Имеют три состояния (''0'', ''1'',
Z). Системная шина (магистраль) данных с высокой нагрузочной способностью.
/STSTB
Вход. Строб слова-состояния микропроцессора. Поданному сигналу микросхема системного контроллера производит фиксацию слова- состояния и выработку на его основе сигналов управления.
HLDA
Вход. Подтверждение захвата. Сигнал поступает на системный контроллер от одноименного выхода микропроцессора (HLDA = 1 - микропроцессор находится в состоянии 'захват' - режим ПДП - прямого доступа к памяти).
/WR
Вход. Строб ввода данных. Сигнал поступает от одноименного выхода микропроцессора (WR = 0 - производится операция записи в устройство ввода/вывода). знак / означает, что активным уровнем
является сигнал логического нуля
КР580ВК28 /38
D0-D7
Входы/выходы. Подключаются к выводам D0-D7 микропроцессора
Входы/выходы с высокоимпедансным состоянием. Подключаются к системной шине данных МП-системы. Имеют три состояния (''0'', ''1'',
Z). Системная шина (магистраль) данных с высокой нагрузочной способностью.
/STSTB
Вход. Строб слова-состояния микропроцессора. Поданному сигналу микросхема системного контроллера производит фиксацию слова- состояния и выработку на его основе сигналов управления.
HLDA
Вход. Подтверждение захвата. Сигнал поступает на системный контроллер от одноименного выхода микропроцессора (HLDA = 1 - микропроцессор находится в состоянии 'захват' - режим ПДП - прямого доступа к памяти).
/WR
Вход. Строб ввода данных. Сигнал поступает от одноименного выхода микропроцессора (WR = 0 - производится операция записи в устройство ввода/вывода). знак / означает, что активным уровнем
является сигнал логического нуля
Подключение выводов
КР580ВК28 Строб шины данных при вводе. Сигнал поступает от одноименного выхода микропроцессора (DBIN = 1 - шина данных находится в режиме приема информации от внешних устройств или памяти).
/IOW
Выход. Сигнал управления записью в порты ввода/вывода.
/MEMW Выход. Сигнал управления записью в память.
/IOR
Выход. Сигнал управления чтением из портов ввода/вывода.
/MEMR
Выход. Сигнал управления чтения из памяти.
/INTA
Выход.
Сигнал подтверждения прерывания.
Поступает на одноименный вход микросхемы контроллера прерываний Intel Вход. Сигнал управления системной шиной (/BUSEN = 0 - разрешает работу шин управления и системной магистрали данных /BUSEN = шины данных и управления переходят в состояние. Сигнал на данный вход микросхемы поступает от контроллера ПДП
КР580ВК28 Строб шины данных при вводе. Сигнал поступает от одноименного выхода микропроцессора (DBIN = 1 - шина данных находится в режиме приема информации от внешних устройств или памяти).
/IOW
Выход. Сигнал управления записью в порты ввода/вывода.
/MEMW Выход. Сигнал управления записью в память.
/IOR
Выход. Сигнал управления чтением из портов ввода/вывода.
/MEMR
Выход. Сигнал управления чтения из памяти.
/INTA
Выход.
Сигнал подтверждения прерывания.
Поступает на одноименный вход микросхемы контроллера прерываний Intel Вход. Сигнал управления системной шиной (/BUSEN = 0 - разрешает работу шин управления и системной магистрали данных /BUSEN = шины данных и управления переходят в состояние. Сигнал на данный вход микросхемы поступает от контроллера ПДП
Параллельный программируемый интерфейс i8255 (КР580ВВ55)
• Для организации обмена информации МП
системы с
внешними периферийными устройствами в
параллельном восьмиразрядном коде в
комплект микросхем входит БИС программируемого параллельного интерфейса
(ППИ)
КР580ВВ55 (Intel 8255).
• Для организации обмена информации МП
системы с
внешними периферийными устройствами в
параллельном восьмиразрядном коде в
комплект микросхем входит БИС программируемого параллельного интерфейса
(ППИ)
КР580ВВ55 (Intel 8255).
Параллельный программируемый интерфейс i8255 (КР580ВВ55)
• В ППИ КР580ВВ55 входит схема управления выводом, вводом и двунаправленный буфер данных, предназначенный для подключения внутренней шины ППИ к шине данных МП системы, и три 8 разрядных порта А, В и С для обмена между МП и периферией.
• Порты Аи В состоят из входных и выходных 8 разрядных регистров, порт Сиз двух входных и выходных 4 разрядных регистров
ППИ и его подключение к микропроцессорной системе
• В ППИ КР580ВВ55 входит схема управления выводом, вводом и двунаправленный буфер данных, предназначенный для подключения внутренней шины ППИ к шине данных МП системы, и три 8 разрядных порта А, В и С для обмена между МП и периферией.
• Порты Аи В состоят из входных и выходных 8 разрядных регистров, порт Сиз двух входных и выходных 4 разрядных регистров
ППИ и его подключение к микропроцессорной системе
Назначение выводов ППИ
D0 - Шина данных
Сброс.
Начальная установка. После снятия сигнала
RESET
выводы портов настраиваются на ввод (INPUT) информации.
CS
Выбор кристалла.
Сигнал низкого уровня подключает выводы D0-D7 к шине данных МП
системы.
RD Чтение. По сигналу RD содержимое одного из портов передается на шину данных.
WR
Запись. По сигналу низкого уровня с шины данных происходит запись в один из портов или в регистр УСА, А Выбор порта или РУС
D0 - Шина данных
Сброс.
Начальная установка. После снятия сигнала
RESET
выводы портов настраиваются на ввод (INPUT) информации.
CS
Выбор кристалла.
Сигнал низкого уровня подключает выводы D0-D7 к шине данных МП
системы.
RD Чтение. По сигналу RD содержимое одного из портов передается на шину данных.
WR
Запись. По сигналу низкого уровня с шины данных происходит запись в один из портов или в регистр УСА, А Выбор порта или РУС
Программируемый интервальный таймер БИС
КР580ВИ53
• Программируемый интервальный таймер БИС i8253 используется для задания временных интервалов в МП системах и может применяться как одновибратор с программируемой длительностью импульсов, программируемый делитель частоты и счетчик внешних событий
КР580ВИ53
• Программируемый интервальный таймер БИС i8253 используется для задания временных интервалов в МП системах и может применяться как одновибратор с программируемой длительностью импульсов, программируемый делитель частоты и счетчик внешних событий
Графическое изображение микросхемы
КР580ВИ53
КР580ВИ53
Назначение выводов
КР580ВИ53
D7 - D0
Входы-выходы.
Подключаются к
шине данных системы Вход. Выбор м/схемы
WR Вход. Запись
RD
Вход. Чтение
А0, А Входы. Выбор канала, регистров управляющих слов -
CLK2
Входы.
Синхровходы.
На них подаются синхроимпульсы, подсчет которых выполняется соответственно на счетчиках 0 - 2
GATE0 -Управляющие входы счетчиков -Выходы. Выходы счетчиков
КР580ВИ53
D7 - D0
Входы-выходы.
Подключаются к
шине данных системы Вход. Выбор м/схемы
WR Вход. Запись
RD
Вход. Чтение
А0, А Входы. Выбор канала, регистров управляющих слов -
CLK2
Входы.
Синхровходы.
На них подаются синхроимпульсы, подсчет которых выполняется соответственно на счетчиках 0 - 2
GATE0 -Управляющие входы счетчиков -Выходы. Выходы счетчиков
Программируемый контроллер прерываний i8259
• Для организации прерываний в
микропроцессорной системе существует специальная БИС - контроллер прерываний
КР580ВН59.
• Программируемый контроллер прерываний реализует векторную восьмиуровневую систему прерываний.
Контроллер выполняет следующие функции
• Для организации прерываний в
микропроцессорной системе существует специальная БИС - контроллер прерываний
КР580ВН59.
• Программируемый контроллер прерываний реализует векторную восьмиуровневую систему прерываний.
Контроллер выполняет следующие функции
Программируемый контроллер прерываний i8259
• фиксацию запросов на прерывание от 8 внешних источников программное маскирование поступающих запросов присвоение фиксированных или циклически изменяемых приоритетов входам контроллера, на которые поступают запросы формирование кода операции CALL (переход на подпрограмму обработки прерываний) и разрядного адреса этой подпрограммы
• фиксацию запросов на прерывание от 8 внешних источников программное маскирование поступающих запросов присвоение фиксированных или циклически изменяемых приоритетов входам контроллера, на которые поступают запросы формирование кода операции CALL (переход на подпрограмму обработки прерываний) и разрядного адреса этой подпрограммы
Условное изображение программируемого контроллера прерываний
Назначение выводов D0 - D7 - Двунаправленные выводы с импедансным состоянием, подключаются к шине данных системы
• /CS
- Вход. Выбор микросхемы /WR
- Вход. Запись /RD
- Вход. Чтение А - Вход. Выбор регистров контроллера IRQ0-IRQ7 Входы запросов на прерывание,
поступающих от внешних источников
• /CS
- Вход. Выбор микросхемы /WR
- Вход. Запись /RD
- Вход. Чтение А - Вход. Выбор регистров контроллера IRQ0-IRQ7 Входы запросов на прерывание,
поступающих от внешних источников
Назначение выводов INT -Запрос на прерывание. Сигнал,
формируемый по входу INT, подается на процессор для обслуживания запроса на прерывание /INTA
- Подтверждение прерывания SP
- Выбор ведомой микросхемы CAS0-CAS2 - Входы-выходы, используются при каскадировании
формируемый по входу INT, подается на процессор для обслуживания запроса на прерывание /INTA
- Подтверждение прерывания SP
- Выбор ведомой микросхемы CAS0-CAS2 - Входы-выходы, используются при каскадировании