ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 14.12.2021
Просмотров: 95
Скачиваний: 3
Міністерство освіти і науки України
Вінницький національний технічний університет
Інститут радіотехніки, зв’язку та приладобудування
Кафедра ТКСТБ
Звіт
з лабораторної роботи №4
на тему
„ Дослідження лічильників ”
з дисципліни „Основи схемотехніки”
.
Укладач: Стронський В.В.
Вінниця ВНТУ 2009
ЛАБОРАТОРНА РОБОТА
Дослідження роботи електронних лічильників
МЕТА РОБОТИ: вивчення принципу роботи, методів синтезу лічильників, побудованих на основі інтегральних мікросхем малого і середнього степеня інтеграції, набуття навичок і вміння побудови і перевірки функціонування досліджуваних схем.
1 ТЕОРЕТИЧНІ ВІДОМОСТІ
Лічильником називається цифровий вузол, який здійснює рахунок кількості поданих на його вхід імпульсів (або перепадів одного направлення) і видає результат підрахування в певному коді.
В загальному вигляді лічильник має лічильний вхід Х і m виходів (з кожного тригера по одному Ym-1,Ym-2,...Y1Y0) сукупність сигналів, на котрих утворюється код числа, відповідного кількості поданих на вхід лічильника імпульсів (або перепадів одного напряму).
В даний момент існує велика кількість лічильників з позиційним і непозиційним кодуванням. У перших “вага” кожного розряду постійна, і числовий вираз стану всього лічильника після проходження на вхід 3-го імпульсу визначається виразом
Aj=Ym-1am-1 +…+ Ym-2am-2 + … + Y1a1 + Y0a0,
де m – кількість розрядів лічильника;
Y1 – стан 1-го розряду лічильника після дії j-го вхідного імпульсу (0 або 1)
a1 – постійне число, яке визначає “вагу” 1-го розряду.
Записані через тере “ваги” розрядів am-1-am-2-…-a1-a0 позначають тип лічильника по способу кодування станів його розрядів (наприклад, лічильник з коді 8-4-2-1, якщо мова йде про звичайний двійковий лічильник із чотирьох розрядів.
Лічильники з непозиційним кодуванням поширені рідко.
По напрямку лічби (напрямок переходів) лічильники діляться на підсумовуючі, віднімаючі, реверсивні (працюють і на додавання, і на віднімання).
По способу сполучення між собою тригерів лічильники можуть бути з послідовним, паралельним, наскрізним і комбінованим переносом.
На рис. 1.1 приведена схема лічильника прямої лічби (підсумовуючий).
Кожний із лічильних тригерів утворений із D-тригера шляхом сполучення інверсного виходу з D-входом.
На рис. 1.3 зображена схема кільцевого лічильника імпульсів. Відмінністю лічильника є занесення вихідної одиниці в лічильник.
Таке занесення здійснюється шляхом короткочасної подачі рівня логічного поля на вхід “установки”. При цьому тригер DD6 встановлюється в стан “1”, а решта тригерів лічильника DD7-DD9 з “0”. При подачі імпульсів, поданих на тактовий вхід на ГОІ або ГТІ, “одиниця” буде пересуватися вздовж кільця, залишивши за собою “нулі”.
На рис. 1.3- 1.9 зображена схема інтегрального лічильника КІ55ІЕ7, схеми його вмикання для різних режимів роботи.
Мікросхема К555ІЕ7 являє собою синхронний 4-розрядний реверсивний двійковий лічильник. Схема має два лічильних входи (вхід в режимі додавання +1 і вхід в режимі віднімання –1), чотири інформаційні входи паралельного запису D0-D3, управляючий вхід WR, який дозволяє паралельний запис інформації, вхід установки в “0” R, виходи чотирьох розрядів лічильника 1, 2, 4, 8, виходи прямого переносу CR, і зворотнього BR. Який дозволяв здійснити каскадне сполучення лічильників без додаткової логіки.
Рис. 1.1 Лічильник прямої лічби
Рис. 1.2. Лічильник з паралельним переносом сигналів
Рис. 1.3. Кільцевий лічильник
Рис. 1.4 Синхронний лічильник з заданим коефіцієнтом лічби (перерахування)
В залежності від стану на установочних і управляючих входах можливі три режими роботи лічильника:
- режим установки в логічний “0”;
- режим паралельного запису;
- режим зберігання ( режим / лічби).
Режим установки в логічний “0” забезпечується подачею на установчий вхід R рівня логічної “1”. При цьому відмикається вхід, який дозволяє запис, входи паралельного запису. Режим паралельного запису забезпечується подачею на WR і R рівня логічного “0”. При цьому інформація, подана на входи D0-D3 з’являється на виходах тригерів незалежно від стану вхідного тактового імпульсу.
Режим зберігання забезпечується подачею на вхід WR рівня логічної “1”, а на вхід R-рівня логічного “0”. Подання тактового імпульсу приводить до зміни стану лічильника на наступний в послідовності війкової лічби. Подальша лічба здійснюється по кожному перепаду із “0” в “1” при наявності на другому лічильному вході рівня логічної “1”.
На виході прямого переносу CR формується перепад із “1” в “0” при переповненні лічильника, тобто коли з’являється на ньому максимальне число 15.
На виході зворотнього переносу BR імпульс формується, коли на виходах всіх розрядів з’являються логічні “0”.
Довжина імпульсів на виходах CR і BR рівна довжині “від’ємного” імпульсу на лічильному вході.
На рис. 1.3 зображена схема лічильника частоти з заданим коефіцієнтом лічби (перерахування), який мав режим паралельного занесення.
На входи D0-D3 мікросхеми DDІ подається двоїчний код десяткового числа, рівний коефіцієнту ділення. При подачі на віднімаючий вхід лічильника послідовності імпульсів від ГТІ або ГОІ вміст лічильника зменшується і після подання на вхід лічильника кількості імпульсів, рівного коефіцієнту ділення, лічильник обнуляється. На його виході зворотнього переносу BR виникав перепад із “1” в “0”. Цей перепад поступав на вхід дозволу паралельного запису WR 1 в
лічильник знову заноситься двоїчне число, рівне коефіцієнту ділення. Після цього лічильник знову переводиться в режим віднімання і цикл роботи повторюється.
Вихід дільника є виходом зворотнього переносу BR.
На рис. 1.4 зображена схема дільника частоти з коефіцієнтом лічби (перерахування) N, де N – будь-яке число від 1 до 16. Схема представляв собою двохступеневий дільник. Перша ступінь дільника утворена на основі мікросхеми DDI з коефіцієнтом ділення N(1-16), друга ступінь дільника являв собою тригерний дворозрядний лічильник-дільник на 3. При необхідності збільшення коефіцієнта дільника розрядність двійкового лічильника необхідно збільшити.
На рис. 1.5 зображена схема дільника з коефіцієнтом ділення 6, побудованим на основі підсумовуючого дільника. Змінюючи вихідний дешифратор схеми, можна побудувати будь-який дільник.
Рис. 1.5 Лічильник з коефіцієнтом перерахування 3N