Послідовністні СХЕМИ

1. ТРИГЕРИ

До послідовністних схем відносяться різні типи логічних елементів з двома або більше стійкішими станами і пристрої на їх основі, функції виходів яких визначаються не тільки комбінацією діючих на входах зовнішніх сигналів, але і на відміну від комбінаційних схем деякими внутрішніми сигналами (станами), що враховують попередні вхідні дії: регістри пам'яті, лічильники імпульсів, накопичуючі суматори, оперативні пристрої, що запам'ятовують, і т.д. найчастіше як базові елементи послідовністних схем використовуються логічні елементи з двома стійкими станами, які в поєднанні з двійковими комбінаційними схемами утворюють елементний базис двійкових цифрових пристроїв. В різноманітті бістабільних логічних елементів особливо широке застосування знайшли тригери, розгляду принципів побудови і застосування яких присвячений даний розділ.

Тригерами називають спускові або регенеративні пристрої з двома можливими стійкими станами, в які вони можуть встановлюватися управляючими вхідними сигналами. Існує велика кількість різновидів тригерів, які розрізняються по вигляду вхідних і вихідних сигналів, а також за способом управління станами запису інформації в тригер.

По вигляду вхідних сигналів розрізняють тригери з імпульсним і потенційним управлінням. У цифрових обчислювальних пристроях в основному застосовуються тригери з потенційним управлінням.

За способом запису інформації тригери підрозділяються на асинхронні і синхронні (тактовані). У асинхронних тригерах момент, перемикання визначається моментом зміни кодової комбінації на інформаційних входах. У синхронних тригерах зміна станів здійснюється в строго певні моменти часу дії спеціальних тактуючих імпульсів. Синхронізація тригерів виробляється по рівню тактуючого сигналу або по його позитивному або негативному фронту.

По вигляду вихідних сигналів розрізняють статичні і динамічні тригери. У статичних тригерах стійкі стани ідентифікуються по рівнях постійних напруг на їх виходах. Стани динамічних тригерів визначаються по наявності або відсутності на виходах безперервної серії імпульсів. Найбільше поширення в цифровій схемотехніці набули статичні тригери.

Функціонально тригер можна представити у вигляді елементу пам'яті з схемою управління (рис. 6.1). Елемент пам'яті зберігає інформацію про результат попередньої дії на тригер. Схема управління реалізує правила реагування тригера на різні вхідні сигнали і їх комбінації. Кінець кінцем схема управління виробляє сигнали, які забезпечують зберігання інформації в елементі, що запам'ятовує, підтвердження стану або перемикання елементу, що запам'ятовує, в новий стан. У двійковому тригері для зміни станів елементу, що запам'ятовує, достатньо виробити сигнали установки в одиничний стан (установка «1») і в нульове (Установка «0»). Відсутність, сигналів установки відповідає режиму зберігання інформації, а їх одночасна дія приводить до невизначеного результату, тому таке управління звичайно не використовується;

---

По реакції тригера на вхідні управляючі дії розрізняють наступні види входів [60]:

S — вхід для установки (Set — установка) тригера в стан «1» (на основному або прямому виході тригера Q встановлюється сигнал «логічна 1, тобто Q = 1);

R — вхід для скидання (Reset — скидання, повернення) тригера в стан «0» (Q = 0);

D — вхід для установки тригера в стан «1» при D = 1 або «0» при D = 0 із затримкою (Delay - затримка) перемикання виходів Q, по відношенню до входу D;

Т — вхід перемикання (Toggle - релаксатор) тригера в протилежний стан аналогічно рахунку по модулю 2, тому вхід f називають рахунковим;

J, К — входи для установки (Jerk — включення) і скидання (Кі11 — відключення) тригера в стани відповідно: «1» і «0» аналогічно входам S і R; відмінність полягає у тому, що одночасне збудження входів S і R обумовлює невизначеність переходу тригера в одне ж двох можливих станів, а одночасне збудження входів J і К викликає однозначно зміну стану тригера аналогічно входу Т;

С — вхід синхронізації (Сlоск – годинник) для точного ведення моментів перемикання станів тригера;

V — вхід для дозволу або заборони реагування тригера на, відповідні управляючі входи.

Звично тригери, містять лише частину з перерахованих типів входів, причому деякі з них є кратними. По сукупності управляючих входів розрізняють:

RS-тригери з роздільними входами установки в стан «0» і «1»; RS-тригери бувають асинхронними і синхронними, якщо окрім S і R є вхід С;

D-тригери із записом інформації по одному входу D в моменти часу, визначувані синхроімпульсами С;

Т-тригери з рахунковим входом;

JК-тригери – універсальні тригери, в яких входи J і К окремо реалізують роздільне управління, а сумісно — рахунковий режим.

Окрім названих типів існує багато різновидів тригерів з комбінованим управлінням названими типами входів з синхронізацією або без неї, з блокуванням яких-небудь інформаційних входів або без неї. Тригери, що синхронізуються рівнем синхроімпульса, можуть протягом дії синхроімпульса багато разів перемикатися управляючими сигналами. У паузі між синхроімпульсами їх стани не змінюються незалежно від управляючих сигналів.

Тригери, що синхронізуються фронтом, змінюють стани лише у момент перемикання рівнів синхроімпульса з «0» в «1» (позитивний фронт) або з «1» в «0» (негативний фронт). При будь-яких постійних рівнях синхроімпульса тригер зберігає стан при всіляких змінах управляючих сигналів. Отже, тригер, що синхронізується фронтом, за час дії синхроімпульса будь-якої тривалості може перемкнутися тільки один раз.

Тригери описуються сукупністю статичних і динамічних параметрів.

Найважливішим із статичних параметрів, аналогічно логічним елементам, є коефіцієнт об'єднання по входу — К_об, коефіцієнт розгалуження по виходу — К_роз, вхідні і вихідні рівні напруги «0» - і «1» , вхідні і вихідні струми «0» - і «1» - .

---

Основними динамічними параметрами тригера є:

t_роз — дозволяючий час, визначуване як мінімальний період проходження вхідних сигналів, при якому тригер зберігає працездатність; дозволяючий час визначає максимальну частоту перемикання f_max = 1/t_роз;

- тривалість затримки розповсюдження сигналу, вимірювана на виходах тригера по відношенню до кожного з входів;

t_вх – мінімальна тривалість вхідного сигналу, при якій тригер адекватно реагує на управляючу дію.

Технічні реалізації тригерів відрізняються типом використовуваних активних компонентів і способом їх включення. Перш за все, це відноситься до елементу тригера, що власне запам'ятовує. Для забезпечення перемикання станів елементу, що запам'ятовує, з максимальною швидкістю в ньому використовується так званий регенеративний режим, який має місце, якщо в схемі діє позитивний зворотний зв'язок або використовуються електронні компоненти з ділянкою негативного динамічного опору на ВАХ (негатрони).

У системі з позитивним зворотним зв'язком регенеративні процеси виникають за умови, що модуль результуючого коефіцієнта передачі в замкнутому контурі в широкому діапазоні частот

(6.1)

де K_і — коефіцієнти передачі напруги (струму) ланок контуру. Відношення (6.1) називають, умовою балансу амплітуд. Воно виконується, якщо загасання сигналу на пасивних компонентах компенсується посиленням активних компонентів.

Як активні компоненти можна використовувати підсилювальні каскади на біполярних і польових транзисторах, операційних підсилювачах, електронні

ключі на транзисторах і комбінаційні логічні елементи. З негатронів для побудови тригерів використовуються тунельні діоди, діністори, тиристори і їх транзисторні еквіваленти.

Тригери на транзисторах. Простий тригер на транзисторах можна одержати, з'єднавши послідовно в кільце два інвертуючі транзисторні ключі (рис. 6.2,а). В результаті одержуємо симетричний тригер з колекторно-базовими зв'язками (рис. 6.2,б) (точніше, це осередок тригера, що поки тільки запам'ятовує, без ланцюгів управління). Відзначимо, що резистори R2 і джерела базового зсуву — U_ип2 у разі кремнієвих біполярних транзисторів не обов'язкові. Коефіцієнт посилення по напрузі кожного ключа при активному режимі роботи транзисторів VT1, VT2

(6.2)

Очевидно, умова балансу амплітуд (6.1) в цьому випадку виконується легко відповідним вибором параметрів , R_к, R₁ [12] .

(6.3)

Оскільки кожен ключ інвертує сигнал або (для гармонійного сигналу) зсовує фазу на _1,2 = 180, сумарне зрушення фази в замкнутому контурі для широкого діапазону частот

_ = _i + ₂ = 0 (360), (6.4)

що відповідає позитивному зворотному зв'язку (баланс фаз). Одночасне виконання умов (6.3) і (6.4) відповідає нестійкому режиму роботи схеми, коли будь-яка флуктуація або перешкода викликає лавиноподібний перехід схеми в стан, в якому хоча б одна з умов самозбудження (6.3), (6.4) не виконується. Звичайно це пов'язано з переходом активного компоненту в граничний режим, в якому К_Ui і К = 0. Для біполярного транзистора це режим насичення або відсічення.

---

У даній схемі (рис. 6.2) підключення джерела колекторного живлення +U_ип1 і базового зсуву – U_ип2 викликає регенеративне перемикання схеми в один з двох станів, в яких один з транзисторів насичений (наприклад, VT1), а інший (VT2) знаходиться в режимі відсічення. Низький потенціал з колектора насиченого транзистора через резистор R₁ колекторно-базовому зв'язку управляє режимом транзистора VТ2 і обумовлює режим відсічення, якщо для VT2 виконується умова (4.33).

На колекторі замкнутого транзистора VT2 встановлюється високий потенціал [12]

(6.5)

який при виконанні умови (4.7) підтримує транзистор в режимі насичення. Даний стан стійкий, оскільки для обох плечей тригера КU₁ = КU₂ = 0 і самозбудження неможливе. Для прийнятих на рис. 6.2, б позначень описаний стан відповідає нульовому стану тригера (Q = 0, = 1). Схема тригера на рис. 6.2 топологічно і електрично симетрична, тому тригер аналогічно скільки завгодно довго може знаходитися в одиничному стійкому стані (Q = 1, = 0), в якому транзистор VT1 замкнутий, а VT2 – насичений. У кожному із станів один з прискорюючих конденсаторів (С, С") ключів тригера виявляється зарядженим приблизно до напруги U₂' (6.5), а інший, підключений до колектора насиченого транзистора, практично розряджений.

Для перемикання стану тригера необхідний зовнішній управляючий сигнал, що переводить транзистори VT1, VT2 з граничних режимів в активний режим. Схема запуску тригера повинна сформувати короткочасний імпульс напруги або струму, що подається безпосередньо на базу транзистора або через колекторно-базовий зв'язок (запуск в колектор). Запускаючий імпульс повинен відмикати замкнутий транзистор або переводити раніше насичений транзистор в активний режим, тобто замикати його. Частіше запуск тригера здійснюється замикаючими імпульсами, оскільки при цьому менше навантажене джерело вхідних імпульсів. У разі n-p-n-транзисторів для перемикання тригера замикаючими імпульсами необхідні запускаючі імпульси негативної полярності.

Розглянемо перехідні процеси в тригері (див. рис.6.2) при перемиканні його з нульового стану в одиничне. Перемикання ініціюється імпульсом струму від джерела J₁₁ (рис. 6.2, б), що імітує дію схеми управління. У момент t₀ (рис. 6.3) імпульс струму з амплітудою подається в базу насиченого транзистора VТ1. Струм бази I_б стрибком зменшується на величину, міняє знак і починається розсмоктування заряду неосновних носіїв в базі транзистора VT1. Протягом етапу розсмоктування вихідні напруги тригера залишаються незмінними. Етап розсмоктування закінчується у момент t₁ переходом транзистора VT1 з насичення в активний режим. Тривалість процесу розсмоктування залежать від ступеня насичення транзистора. [24].

tp = t2 - t0  _(S - 1),

де S = R_k( + 1)/(R₁ + R_k); _ = _( + 1).

У момент i₁ починає наростати напруга U₂ на колекторі транзистора VT1. Позитивний приріст U₂₁ через конденсатор С" передається па базу транзистора VТ2 і замикаючу напругу U_б2 по модулю зменшується, готуючи перехід транзистора VТ2 на відсічення в активний режим. Етап підготовки займає інтервал до моменту часу [24]

---

t_n = t2 – t1  (0,1... 0,2),

і закінчується переходом транзистора VT2 в активний режим.

Як видно з рис. 6.3, на етапі підготовки відбувається синхронне збільшення напруг U₂₁ і Uб2 і зменшення струму i_к1.

З моменту i₂ обидва транзистори знаходяться в активному режимі, тому процес перемикання лавиноподібно швидшає діючим позитивним зворотним зв'язком. Етап регенерації завершується у момент I₂ переходом транзистора VT1 в режим відсічення і потім транзистора VT2 в режим насичення. Струм бази I_б2 на етапі регенерації наростає до значення I_бm  I_к1(t₂) за рахунок реактивної складової (струм конденсатора С"), після чого у міру заряду струм С" спадає до постійного значення . Тривалість етапу регенерація визначається частотними властивостями транзистора [24]:

t_рег = t₃ – t₂  _ = 1/_

і складає звичайно частки мікросекунд. Після етапу регенерації слідує етап встановлення струму колектора I_к2 і, напруги на колекторі відкритого транзистора VТ2 U₂₂, протягом якого в базі транзистора натоплюється; заряд неосновних носіїв. У момент t₂ завершується перехід транзистора VT2 в режим насичення. Тривалість етапу встановлення

де — коефіцієнт насичення відкритого транзистора тригера.

Перехідний процес перекидання тригера продовжується етапом відновлення, тривалість якого визначається процесом розряду конденсатора С через резистор R₁', а також через відкритий транзистор VT2 і резистор R₂'. Процес відновлення завершується у момент t₅ і його тривалість оцінюється співвідношенням

t_в = t₅ – t₄  3C(R₁R₂).

Очевидно, дозволяючий час розглянутого тригера істотно залежить від

t_дозв = t_р + t_п + t_рег + t_уст + t_в

параметра транзистора та і від ємності прискорюючого конденсатора С - С" = С, який підвищує чутливість тригера до запускаючих імпульсів.

Через симетрію тригера перехідні процеси при зворотному перемиканні тригера імпульсом струму J₁₂ в базу транзистора VT2 аналогічні приведеним на рис. 6.3. Згідно прийнятим позначенням виходів джерело струму J₁₁ імітує вхід , а J₁₂ — вхід .

Як активні елементи для реалізації тригера можна використовувати інші схемні варіанти ключів як на біполярних, так і на польових транзисторах (рис. 6.4).

Тригер (рис. 6.4, а) - зібраний на вентилях ИЛИ—НЕ резистивно-транзисторних логічних елементів, тригери (рис. 6,4, б, в, г) — на двох елементах ИЛИ—НЕ на основі п-МОП технології, безпосередньо зв'язаних транзисторних елементів (НСТЛ) і КАМОП елементів відповідно. Загальною для даних тригерів є логічна структура. Для управління станами тригерів використовуються по одному з входів двухвходових логічних елементів ИЛИ—НЕ. Інші входи реалізують тригерні зв'язки. В режимі зберігання інформації на входах R і S встановлюються рівні «логічного 0». Для установки тригера в стан «0» («1») на входи повинна бути подана комбінація R = 1, S = 0 (R = 0, S = 1). Комбінація R = S = I є в інформаційному значенні забороненою, оскільки при цьому на обох виходах тригера встановлюються однакові рівні Q = 0, = 0 і зворотні зв'язки в тригері не впливають на стани виходів. Такий режим називають розривом зв'язків тригерів. Він виникає при подачі на управляючі входи RS-тригера сигналів і є домінуючим для складових тригерних логічних елементів.

---

Смотрите также файлы

• 3 лаба теория.doc

• ОСхТРозділ 5.doc

• теорія по логічних елементах.doc

• Задачи ТДТ 2013.doc

• ТДТ Чепурний Задачник.pdf