Міністерство освіти і науки України

Вінницький національний технічний університет

Інститут радіотехніки, зв’язку та приладобудування

Кафедра ТКСТБ

Звіт

з лабораторної роботи №3

на тему

„ Дослідження тригерів ”

з дисципліни „Основи схемотехніки”

Укладач: Стронський В.В.

Вінниця ВНТУ 2009

ЛАБОЛАТОРНА РОБОТА

Дослідження роботи тригерів

МЕТА РОБОТИ - вивчення роботи різних типів тригерів, дослідження їх режимів. В програму роботи входить також дослідження роботи тригерів на логічних елементах.

1 ТЕОРЕТИЧНІ ВІДОМОСТІ

Тригери - це електронні схеми, які мають два стійких стани (“0” і “1”), котрі установлюються при подачі відповідних комбінацій сигналів на управляючі входи.

В загальному тригер складається з схеми управління (СУ), блока пам'яті (БП), може мати декілька інформаційних входів x₁,x₂,...x_n, вхід синхронизації С, а також два виходи Q¯ і Q. СУ перетворює інформацію, яка поступав на її входи x₁...x_n, в сигнали S', R', установлює БП в відповідний стан “1” і “0”.

Зворотні зв'язки, які подаються з виходів тригера і СУ на входи СУ, приводять до того, що стан тригера визначається не тільки набором інформаційних сигналів, але й його станом на момент їх приходу.

По типу БП тригери можна розділити на три класи:

- статичні;

- динамічні;

- статично-динамічні.

По способу організації логічних зв’язків розрізняють тригери з

- роздільною установкою стану “0” і “1” (RS-тригери);

- з лічильним входом (Т-тригери);

- універсальні з роздільною установкою стан “0” і “1” (JK-тригери);

- з прийомом інформації по одному входу (D-тригери);

- універсальні з прийомом інформації, що управляються по одному входу (DV- тригери);

- комбіновані (RST, JKRS, DRS-тригери і т.п.).

По способу запису інформації тригери розділяються на :

- синхронні з статичним управлінням запису ( по рівню синхросигнала);

-синхронні з динамічним управлінням (по фронту синхросигнала).

По кількості інформаційних входів тригери можуть бути одно-, двох-, і багатотактовими.

По способу зберігання інформації розділяють тригери з:

- активним зберіганням інформації ( вхідний інформаційний сигнал діє постійно);

- з пасивним зберіганням інформації ( вихідний інформаційний сигнал може бути отриманий за допомогою спеціального сигналу).

Тригер може мати п'ять логічних станів на виході (“0”, “1”, Q, Q¯ , X) які означають:

“0” - тригер постійно знаходиться в нульовому стані, незалежно від зміни сигналів на його вході; “1” - тригер постійно знаходиться в одиничному стані, незалежно від зміни сигналу на йоги вході;

Q – стан тригера не змінюється при зміні вхідних сигналів, причому може бути або Q = 0, або Q = 1;

Q¯ - стан тригера змінюється на протилежний при зміні вхідних сигналів, причому може бути зміна стану “1” на стан “0”, або навпаки;

---

Х - не визначений стан тригера.

На рис. 1.1 зображений RS-тригер з інверсними входами. Початковий стан входів тригера в режимі зберігання інформації відповідає рівню логічної одиниці. Для перемикання тригера в одиничний стан необхідно короткочасно з’єднати вхід S-тригера з рівнем логічного “0”. Для перемикання тригера в нульовий стан необхідно короткочасно з’єднати вхід R з рівнем логічного “0”. При цьому вхід S-тригера повинен мати потенціал логічної 1. Стан, при якому на обидва входи такого тригера подається рівень логічного нуля, являється забороненим. При такому стані на обох виходах тригера з'явиться рівень логічної одиниці.

На рис. 1.2 зображений RS-тригер з прямими входами. Стан входів в режимі зберігання - рівні логічного нуля. Управляючі Інформаційні сигнали повинні мати рівень логічної одиниці.

На рис. 1.3 зображена схема тактуючого RS-тригера з прямими входами. Інформація в такий тригер заноситься шляхом подачі рівня логічної одиниці на один із входів S або R із послідуючою подачею на тактуючий вхід С рівня логічної одиниці. При рівні логічного нуля на вході С тригер зберігав попередню інформацію, і стан входів R і S на його роботу не впливає.

На рис. 1.4. зображена схема D асинхронного тригера. Інформація, подана на вхід D (логічний 0 або логічна 1), буде записана на вихід. На рис.1.5. зображений синхронний D-тригер. Інформація, подана на вхід D, буде записана в тригер тільки після подачі рівня логічної одиниці на вхід С. D-тригер можна використовувати як інверсний RS-тригер, а також як лічильний Т-тригер. Для цього необхідно його інверсний вхід з’єднати з D-входом, на вхід С при цьому подаються тактові імпульси.

На рис.1.6 зображений JK-тригер. При вхідній комбінації J=0, К=0, С=1 (такт 1) основний тригер не змінює свого стану (на виходах ЛЕ 1 і 2 присутня логічна “1”, яка не впливає на елементи 3 і 4). Тому допоміжний RS-тригер залишається в попередньому стані.

При стані виходу Q=1 і подачі на входи J=0, К=1, С=1 (такт 3) перший RS-тригер встановлюється в стан “0”, допоміжний RS-тригер закритий логічним “0”, який знімається з ЛЕ2. По закінченню дії синхронізуючого імпульсу (С=0) допоміжний тригер приймає стан основного (Q=0).

При J=1, К=0, С=1 (такт 4) основний тригер приймає стан Q=1 (початковий стан JK-тригера Q=0), допоміжний RS-тригер закритий логічним “0”, який знімається з ЛЕ1. По закінченню дії синхроімпульсу (С=0) допоміжний тригер приймає стан основного (Q=1), на виходах ЛЕ1 і 2 логічна 1 дозволяє запис інформації в допоміжний тригер. При, J=1, К=1, С=1 (такт 2) в основний тригер записується інверсне значення стану допоміжного тригера (на ЛЕ1 подається з Q¯ , на ЛЕ2 - з Q). При С=0 проводиться перезапис інформації з основного допоміжного тригера.

Умовне позначення тригеру		Реалізація тригеру на основі логічних елементів
Р ис. 1.1	RS-тригер з інверсним входом
Р ис. 1.2	RS-тригер з прямим входом
Р ис. 1.3	Тактуючий RS-тригер
Р ис. 1.4	D-тригер Асинхронний
Рис. 1.5.	D-тригер Асинхронний
Рис. 1.6.	JK-тригер

---

---

Смотрите также файлы

• Варіант1ОСТ.doc

• Лаб 4.doc

• Лаб 2.doc

• Лаб 1.doc

• №2 Фіщук,Сафронов.doc