270

Послідовно з'єднавши п таких ярусів, де п - розрядність даних, як показано на рис. 7.33b, отримаємо структуру конвеєрного операційного пристрою множення двійкових чисел з фіксованою комою.

Аналогічним чином можна побудувати конвеєрні операційні пристрої множення двій­кових чисел з фіксованою комою на основі операторів попарного n-розрядного додавання двох чисел відповідно до інших алгоритмів множення, розглянутих в п. 4.4.4.2 розділу 4.

Не є складною і побудова потокового графа алгоритму паралельного матричного ви­конання багатомісної операції додавання часткових добутків, наприклад з діагональним розповсюдженням переносу відповідно до рис. 4.12, а також реалізація відповідного конвеєрного пристрою багатомісного додавання часткових добутків.

7.13.3 Пристрої ділення двійкових чисел з фіксованою комою

7.13.3.1. Багатотактові пристрої ділення двійкових чисел з фіксованою комою

Як це вже було показано в розділі 4, існує два основних варіанти виконання операції ділення: з зсувом залишків вліво та з зсувом дільника. Для реалізації АОП перший варі­ант вигідніший, так як вимагає використання n-розрядного віднімача, тоді як другий ва­ріант вимагає використання 2п-розрядного віднімача. При цьому перший варіант може бути виконаний двома способами: з відновленням і без відновлення залишку. Схема ба-гатотактового пристрою ділення за алгоритмом з відновленням залишку, який працює відповідно до блок-схеми, наведеної на рис. 4.15, показана на рис. 7.34.

---

277

Перед початком виконання операції значення дільника Y та діленого X (через муль­типлексор МП1) записуються відповідно до регістрів PrR, та PrY. В кожному такті по­слідовно віднімається дільник від діленого і проводиться аналіз значення поточного залишку. Якщо після чергового віднімання залишок додатній, то відповідний розряд частки рівний одиниці. Через мультиплексор МП2 пропускається значення з виходу від­німана, тобто залишок, після чого він зсувається на один розряд вліво і процес повто­рюється. При від'ємному залишку розряд частки рівний нулю. В цьому випадку вико­нується коригуюче збільшення дільника до поточного залишку (відновлення залишку), що здійснюється шляхом пропуску через мультиплексор МП значення з регістра PrR, після чого він зсувається на один розряд вліво і процес повторюється. В кожному такті визначається один розряд частки, який записується в старший розряд регістру PrQ. на місце зсунутого розряду. Після виконання п тактів в регістрі PrQі будe знаходитись n-розрядна частка від ділення діленого на дільник.

Досить подібною до описаної є схема багатотактового пристрою ділення без віднов­лення залишку, представлена на рис. 7.35.

Як і в попередньо розглянутому пристрої, перед початком виконання операції зна­чення дільника Y та діленого X записуються відповідно до регістрів PrY та PrRі. В кож­ному такті залежно від значення розряду частки, отриманого на попередньому такті, через мультиплексор МП на суматор CM проходить прямий або інверсний код дільника, і тим самим дільник додається або віднімається від діленого. Якщо після чергової опе­рації додавання або віднімання залишок додатній, то відповідний розряд частки рівний одиниці, при від'ємному залишку розряд частки рівний нулю. Після виконання операції значення з виходу суматора зсувається на один розряд вліво і процес повторюється. В кожному такті визначається один розряд частки, який записується в старший розряд регістру PrQ. на місце зсунутого розряду. Після виконання п тактів в регістра PrQі буде знаходитись n-розрядна частка від ділення діленого на дільник.

В обох розглянутих пристроях час виконання ділення дорівнює Тд = n (t_МП + t_CM + t_Pr ), де складові суми є затримками в мультиплексорі, суматорі та регістрі відповідно.

Потрібно відзначити, що досить близькими до розглянутих алгоритмів і пристроїв ділення є алгоритми і пристрої добування квадратного кореня.

---

272

7.13.3.2. Однотактові та конвеєрні пристрої ділення двійкових чисел з фіксованою комою

Подібно до операції множення, побудова однотактових операційних пристроїв ді­лення передбачає повністю апаратне відображення просторового графа алгоритму ви­конання операції комбінаційними схемами, які виконують функціональні оператори алгоритму і з'єднані між собою відповідно до графа алгоритму. Тому структура однотак-тового пристрою множення двійкових чисел з фіксованою комою повторить відповідну структуру графа алгоритму, наведеного на рис. 4.16.

При побудові конвеєрного операційного пристрою ділення двійкових чисел з фіксо­ваною комою кожному функціональному оператору алгоритму ставиться у відповідність комбінаційна схема, яка його виконує, і, крім того, комбінаційні схеми, які реалізують функціональні оператори ярусів потокового графа алгоритму, розділяються конвеєрни­ми регістрами. Алгоритм ділення виконується над вхідними даними при їх однократно­му проходженні через конвеєрний операційний пристрій.

Якщо вибрати для реалізації граф алгоритму ділення двійкових чисел з відновленням залишку, який представлений на рис. 4.16, то і-й ярус конвеєрного операційного пристрою ділення двійкових чисел з фіксованою Камою буде мати вигляд, показаний на рис. 7.36.

Якщо вибрати для реалізації граф алгоритму ділення двійкових чисел без відновлен­ня залишку, то структура і-го яруса конвеєрного операційного пристрою ділення двій­кових чисел з фіксованою комою буде мати вигляд, показаний на рис. 7.37а.

---

273

Послідовно з'єднавши n таких ярусів, де n - розрядність частки, як показано на рис. 7.37b, отримаємо структуру конвеєрного операційного пристрою ділення двійкових чисел з фіксованою комою за алгоритмом без відновлення залишку.

7.13.4. Пристрої обчислення елементарних функцій методом "цифра за цифрою"

7.13.4.1. Багатотактовий пристрій обчислення елементарних функцій методом "цифра за цифрою"

В системі команд сучасних комп'ютерів присутня велика кількість команд обчис­лення елементарних функцій типу ехр X, ln X, Sin X, Cos X, Sh X, Ch X, піднесення до степеня Am; arctg y/x тощо. Виконання цих команд на універсальному АЛП, яке виконує елементарні команди, вимагає значних витрат часу. Навіть реалізація на універсально­му АЛП досить простого за складом базових операцій методу "цифра за цифрою" не дає відчутного виграшу в швидкодії внаслідок його специфіки, що знайшла віддзеркалення, наприклад, в необхідності виконання зсувів на змінне число розрядів. Тому в ряді сучас­них комп'ютерів до складу АЛП вводять операційні пристрої для обчислення елемен­тарних функцій.

Багатотактовий АОП (рис. 7.38), що реалізовує метод "цифра за цифрою" відповідно до ітераційних рівнянь, наведених в п. 4.5.2, містить:

РгХ, PrY, PrZ, РгС - регістри для зберігання початкових значень X₀ , Y₀ , Z₀, та констант С, а також результатів проміжних обчислень X., Y, Z..

С31, С32 - схеми зсуву на і розрядів (і=1,2,...,п);

СВ1, СВ2, СВЗ - суматори-віднімачі;

ПЗП - постійний запам'ятовуючий пристрій для зберігання констант;

МП - мультиплексор.

Будь-яка з елементарних функцій може бути реалізована на даній структурі за час Т = n (t_СВ+ t_СЗ +t_РГ де t_cB - час затримки на суматорі-віднімачі, t_СЗ - час затримки в схемі зсуву, t_РГ - час запису даних до регістра, n - розрядність операндів. Окрім розглянутої

---

274

тут структури з паралельною обробкою даних, можуть бути реалізовані менш швидко­діючі структури пристроїв з порозрядною обробкою, а також багато варіантів проміж­них структур.

До основних переваг даного методу з точки зору можливостей його реалізації в АОП належать:

■ простота обчислювальних алгоритмів, що базуються лише на трьох операціях:
додавання/віднімання, зсув і вибірка з ПЗП;

• однотипність обчислювальних алгоритмів для обчислення майже всіх елементар­них функцій;

• однотипність виконання кожної ітерації;

■ можливість побудови багатофункціональних АОП, що використовують даний
метод;

■ похибки цього методу достатньо повно досліджені та легко компенсуються шля­
хом введення додаткових розрядів.

7.13.4.2. Однотактовий та конвеєрний операційні пристрої обчислення елементарних функцій методом "цифра за цифрою"

Постійність констант і кількості розрядів зсуву на кожній ітерації дозволяє при реа­лізації однотактового операційного пристрою видалити ПЗП для зберігання констант і схеми зсуву, які необхідні в багатотактових операційних пристроях (рис. 7.38).

Зсуви здійснюються шляхом відповідного з'єднання розрядів операційних елемен­тів, а константи формуються на вході операційного елементу шляхом подачі логічного нуля або одиниці у відповідний розряд. Таким чином, для реалізації однієї ітерації алго­ритму "цифра за цифрою" необхідно виконати одну операцію віднімання і дві операції додавання, якщо оператор f. має значення -1, або одну операцію додавання і дві операції віднімання, якщо оператор f має значення +1. Операції додавання і віднімання кодів чисел можна виконувати використовуючи комбінаційну схему суматора-віднімача. При виконанні віднімання необхідно стежити, щоб від'ємник X, Y або Z поступав на другий вхід суматора-віднімача. Як показав аналіз, при використанні суматорів-віднімачів об­робку даних в пристрої найвигідніше виконувати в доповняльному коді. Режим роботи суматора-віднімача забезпечується сигналом керування 0, якщо виконується операція додавання, і 1, якщо виконується операція віднімання.

Структура і-го яруса конвеєрного операційного пристрою для виконання однієї іте­рації алгоритму "цифра за цифрою" показана на рис. 7.39а.

---

Смотрите также файлы

• Екологія посібник.doc

• LR3_[5405].doc

• Питання до модуля 1 з АК.doc

• Питання до 1 модуля з КЕ.doc

• ДБН В.3.2-2-2009_Жил_здания_реконст_кап_ремонт.doc