ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 24.12.2021
Просмотров: 6829
Скачиваний: 22
293
Таблиця 8.10
Побудова абстрактного автомату.
Структурна схема цифрового автомату Мілі для розглядуваного прикладу має вигляд, показаний на рис. 8.10.
Вибір елементів пам'яті.
В якості елементів пам'яті структурного автомату можуть бути використані всі відомі типи тригерів, зокрема D-тригери, RS-тригери, Т-тригери, JK-тригери.
Якщо в якості елементів пам'яті вибираються тригери, які мають вхід синхронізації, то структурний автомат буде синхронним, а якщо вибираються асинхронні тригери, то автомат буде асинхронним.
Побудова рівнянь булевих функцій збудження і виходів автомату.
Провівши кодування та вибравши систему логічних елементів, можна однозначно визначити структуру комбінаційних схем автомату. Рівняння булевих функцій будуються на основі таблиці істинності функції збудження, яка в свою чергу будується на основі структурної таблиці переходів і таблиці переходів елемента пам'яті. Для наведеної вище таблиці маємо:
Побудова структурної схеми автомату.
Маючи наведені логічні рівняння, синтезується схема автомату, наведена на рис. 8.11.
294
8.2.4. Пристрій керування на основі синхронних елементів часової затримки
Пристрій керування на основі синхронних елементів часової затримки будується з блок-схеми, яка вказує порядок формування послідовності сигналів керування. Структура таким чином побудованого пристрою керування по суті повторює структуру блок-схеми, тобто схема пристрою керування відображає послідовність формування сигналів керування. В основу методу побудови пристрою керування вказаного типу покладено те, що формування набору керуючих сигналів в послідовні моменти часу можна здійснити шляхом здійснення 'їх часової затримки. Тобто, маючи сигнал Сів момент часу tl, шляхом його затримки на один такт, можна сформувати сигнал С2 в момент часу і2 і т. д. В доволі спрощеному вигляді правила побудови пристрою керування на основі блок-схеми є наступними:
-
Кожні дві послідовно з'єднані мікрооперацїї замінюються одним елементом затримки, як це показано на рис. 8.12а. В якості елемента затримки може бути використаний тригер типу D, який керується спільним тактовим сигналом. Мікронакази подаються на вхід керування відповідного вузла комп'ютера прямо з входу та виходу елемента затримки.
-
Лінії зв'язків блок-схеми, які об'єднуються в одну лінію, перетворюються в к-вхо-дову логічну схему АБО, де к - кількість ліній, як це показано на рис. 8.12b.
-
Умовна вершина, яка відображає умовний перехід в потоці керуючих сигналів, реалізується двома логічними елементами І, як це показано на рис. 8.12с. Фактично ця вершина є однорозрядним демультиплексором, який керується сигналом х.
295
На рис.
8.13а показано фрагмент типової блок-схеми,
що задає сигнали керування, які потрібно
сформувати в послідовних тактах, а на
рис .8.13b
показано відповідний їй фрагмент
схеми пристрою керування, отриманий за
вище описаними правилами.
Не дивлячись на простоту описаного методу проектування пристрою керування на основі синхронних елементів затримки, цей метод має той недолік, що число потрібних схем затримки приблизно рівне числу станів п, тоді як в раніше розглянутому методі таблиць станів кількість елементів пам'яті, які виступають в даному випадку в ролі елементів затримки, рівна log7n. Крім того, тут існує проблема синхронізації багатьох розподілених елементів затримки.
8.2.5. Пристрій керування на основі лічильників
В основу методу побудови пристрою керування на основі лічильників покладено часову діаграму роботи комп'ютера, яка відображає зміну в часі кожного сигналу керування. В якості прикладу на рис. 8.14 наведено фрагмент часової діаграми роботи комп'ютера, де ТІ - тактові імпульси, які поступають з блоку синхроімпульсів (рис. 8.2), С1-С5 - частина сигналів керування, які мають бути вироблені пристроєм керування.
296
Основним елементом пристрою керування на основі лічильників є лічильник за модулем к, виходи якого з'єднані з дешифратором (рис. 8.15а).
Коли на вході лічильника за модулем k є тактові імпульси, він проводить їх підрахунок від нульового до k-го імпульсу, після чого цикл повторюється. В результаті на виході дешифратора буде формуватися послідовність одноімпульсних сигналів Fl, F2,..., Fk, часова діаграма яких наведена на рис. 8.15b. Кожний з цих сигналів має одиничне значення лише протягом одного тактового періоду. Тим самим, час одного циклу роботи лічильника поділено на k рівних частин. Два додаткових вхідних сигнали початку та кінця роботи та тригер RS типу забезпечують формування сигналів дозволу роботи лічильника та його скиду. Назвемо схему, представлену на рис. 8.15а, генератором послідовності одноімпульсних сигналів (ГПОС). Тоді базова частина схеми пристрою керування на основі лічильника буде мати вигляд, показаний на рис. 8.16.
297
Кожний сигнал Fi (і = 1,2,..k) на виході генератора послідовності одноімпульсних сигналів ГПОС активізує деякий набір сигналів керування на виході комбінаційної схеми в кожному такті виконання команди комп'ютером, з врахуванням коду стану програми. Доцільність використання лічильника за модулем пояснюється циклічною природою сигналів керування вузлами комп'ютера, що неодноразово було показано в попередніх розділах.
Потрібно відзначити, що лічильник за модулем k може бути використаний і в схемі пристрою керування на основі синхронних елементів часової затримки взамін k послідовно з'єднаних тригерів, так само як k послідовно з'єднаних тригерів можуть замінити лічильник за модулем k та дешифратор у вище наведеній схемі (рис. 8.15).
8.3. Пристрій мікропрограмного керування
8.3.1. Організація роботи пристрою мікропрограмного керування
Пристрій мікропрограмного керування виробляє послідовність сигналів, необхідних для виконання програми в комп'ютері. Програма складається з деякої послідовності команд. Команда в комп'ютері виконується за один або за декілька тактів, в кожному із яких виконується одна або декілька мікрооперацій. Кожна мікрооперація представляє собою деяку елементарну дію передачі або перетворення інформації, яка ініціюється поступленням керуючого сигналу (мікронаказу) на вхід керування відповідного пристрою. Послідовність елементарних мікронаказів, які пристрій керування формує в одному такті, називають мікрокомандою. Послідовність мікрокоманд, що необхідно виконати для виконання однієї команди, називаються мікропрограмою. Звичайно, мікропрограма може складатися і лише з однієї мікрокоманди.
Основними принципами, які покладені в основу побудови пристрою мікропрограмного керування, є наступні:
-
Всі мікронакази, які повинні бути виконані в одному такті роботи комп'ютера, збираються в одне керуюче слово, яке називають мікрокомандою.
-
Кожній команді з системи команд комп'ютера ставиться у відповідність послідовність мікрокоманд, необхідних для її виконання, тобто мікропрограма виконання команди в комп'ютері.
-
Всі мікрокоманди зберігаються в пам'яті. Це може бути основна пам'ять комп'ютера, але в більшості комп'ютерів для зберігання мікрокоманд використовується окрема пам'ять, яку називають пам'яттю мікрокоманд.
-
Для реалізації деякої команди необхідно зчитати з пам'яті мікрокоманд відповідну послідовність мікрокоманд (мікропрограму) та подати розподілену в часі послідовність керуючих сигналів на відповідні керуючі входи вузлів комп'ютера.
На рис. 8.17 показано основний елемент пристрою мікропрограмного керування -пам'ять мікрокоманд, та вузли на її входах і виходах, а саме мікропрограмний лічильник (МКПЛ) для зберігання адреси мікрокоманди та регістр мікрокоманди (РгМК).