331

Тут два розряди адреси з регістра адреси РгА поступають на дешифратор ДШ, ви­ходи якого вказують, до якого з чотирьох регістрів адрес РгАО-РгАЗ модулів пам'яті МПО-МПЗ мають бути записані всі інші розряди з регістра адреси РгА. Принцип роботи пристрою з розшаруванням пам'яті пояснює рис. 9.26. Як видно з рисунку, до кожного з чотирьох модулів послідовні дані записуються по черзі.

Тим самим забезпечується паралельна робота модулів пам'яті МПО-МПЗ, що дозво­ляє в S разів, де S - кількість модулів пам'яті (в чотири рази для прикладу, приведеного на рис. 9.26) прискорити роботу пам'яті.

Традиційні способи розшарування пам'яті добре працюють у рамках одного завдан­ня, для якого характерна властивість локальності.

У багатопроцесорних системах із загальною пам'яттю, де запити на доступ до пам'яті достатньо незалежні, не виключений інший підхід, який можна розглядати як розвиток ідеї розшарування пам'яті. Для цього в систему включають декілька контролерів пам'яті, що дозволяє окремим модулям працювати автономно. Ефективність даного прийому за­лежить від частоти незалежних звернень до різних модулів. Кращого результату можна чекати при великому числі модулів, що зменшує вірогідність послідовних звернень до одного і того ж модуля пам'яті.

9.5. Оперативний запам'ятовуючий пристрій

Основна пам'ять будується на основі інтегральних мікросхем. Мікросхеми пам'яті організовані у вигляді матриці комірок, кожна з яких має п запам'ятовуючих елементів, де п - розрядність комірки, і має свою адресу. Кожен запам'ятовуючий елемент здатний

---

332

зберігати один біт інформації, оскільки він має два стабільні стани, які представляють двійкові значення 0 i l. При запису інформації запам'ятовуючий елемент встановлюєть­ся в один із двох можливих станів. Для визначення поточного стану запам'ятовуючого елемента його вміст має бути зчитаний.

В мікросхемах пам'яті реалізується координатний принцип адресації комірок, згідно з яким комірка із заданим номером лежить на перетині відповідних вертикальної та го­ризонтальної ліній. Запам'ятовуючі елементи, об'єднані загальним горизонтальним про­відником, прийнято називати рядком. Запам'ятовуючі елементи, підключені до загального вертикального провідника, називають стовпцем. Кожній горизонтальній лінії відповідає один з кодів адреси рядка, а кожній вертикальній лінії відповідає один з кодів адреси стовп­ця. На рис. 9.27 приведено приклад матриці, яка складається з 64-х комірок пам'яті з коор­динатним принципом адресації. Три молодших розряди адреси (А₂, А₁, А₀ ) вказують адресу рядка, а три старших розряди адреси (А₅ , А₄ , А₃) вказують адресу стовпця. Так, комірка 27 лежить на перетині горизонтальної лінії з кодом. 011 та вертикальної лінії з кодом 011.

Адреса комірки, що поступає по шині адреси в мікросхему пам'яті, пропускається через логіку вибору, де вона розділяється на дві складові: адресу рядка і адресу стовпця. Адреси рядка і стовпця запам'ятовуються відповідно в регістрі адреси рядка і регістрі адреси стовпця мікросхеми (рис. 9.28). Для зменшення числа контактів мікросхеми адреси рядка і стовпця в більшості мікросхем подаються в мікросхему через одні і ті ж контакти послідовно в часі (мультиплексуються). Кожен регістр з'єднаний зі своїм дешифратором. Виходи дешифраторів утворюють систему горизонтальних і вертикальних провідників, до яких підключені матриці комірок пам'яті, при цьому кожна комірка пам'яті розташо­вана на перетині одного горизонтального й одного вертикального провідників.

Крім адресних вертикальних провідників у мікросхемі повинна бути така ж кіль­кість інформаційних провідників, по яких передаватиметься інформація, яка зчитується та записується до пам'яті. Сукупність запам'ятовуючих елементів і логічних схем, пов'я­заних із вибором рядків і стовпців, називають ядром мікросхеми пам'яті (рис. 9.28).

---

333

Крім ядра, в мікросхемі є ще інтерфейсна логіка, що забезпечує взаємодію ядра із зо­внішнім світом. У її завдання, зокрема, входить проведення комутації потрібного стовп­ця на вихід при читанні і на вхід при записі (рис. 9.29), яка здійснюється через вихідні ключі, що керуються логічними схемами запису і зчитування. При цьому логічні схеми запису і зчитування (логіка запису та логіка зчитування), а також логіка керування, яка задає режими роботи пам'яті, працюють на основі аналізу зовнішніх сигналів керування пам'яттю /RAS, /СЕ, /CS, /WE, /CAS.

Для синхронізації процесів фіксації й обробки адресної інформації всередині мікро­схеми адреса рядка (RA) супроводжується сигналом RAS (Row Address Strobe - строб рядка), а адреса стовпця (СА) - сигналом CAS (Column Address Strobe - строб стовпця). Щоб стробування було надійним, ці сигнали подаються із затримкою, достатньою для завершення перехідних процесів на шині адреси та в адресних лініях мікросхеми.

Сигнал вибору мікросхеми CS (Chip Select) дозволяє роботу мікросхеми і викорис­товується для вибору певної мікросхеми в системах пам'яті, що складаються з декількох мікросхем.

Сигнал WE (Write Enable - дозвіл запису) визначає вид виконуваної операції (зчиту­вання або запис).

---

334

На фізичну організацію ядра, як матрицю однорозрядних запам'ятовуючих елемен­тів, накладається логічна організація пам'яті, під якою розуміється розрядність мікро­схеми, тобто кількість ліній введення-виведення. Розрядність мікросхеми визначає кількість запам'ятовуючих елементів, що мають одну і ту ж адресу (таку сукупність за­пам'ятовуючих елементів називають коміркою), тобто кожен стовпець містить стільки розрядів, скільки є ліній введення-виведення даних.

Для прискорення роботи пам'яті на її інформаційному вході зазвичай встановлю­ються вхідний та вихідний регістри даних (на рис. 9.29 не показані). Записувана інфор­мація, що поступає по шині даних, спочатку заноситься у вхідний регістр даних, а потім у вибрану комірку. При виконанні операції зчитування інформація з комірки до її видачі на шину даних буферизируєтся у вихідному регістрі даних. На весь час, поки мікросхема пам'яті не використовує шину даних, інформаційні виходи мікросхеми переводяться в третій (високоімпедансний) стан. Керування перемиканням в третій стан забезпечуєть­ся сигналом ОЕ (Output Enable - дозвіл видачі вихідних сигналів). Цей сигнал активізу­ється при виконанні операції зчитування.

Для більшості перерахованих вище сигналів керування активним зазвичай вважа­ється їх низький рівень, що і показано на рис. 9.29.

Керування операціями з основною пам'яттю здійснюється контролером пам'яті (рис. 9.21). Зазвичай цей контролер входить до складу центрального процесора або реалізуєть­ся у вигляді зовнішнього по відношенню до пам'яті пристрою. В останніх типах мікро­схем пам'яті частина функцій контролера покладається на мікросхему пам'яті. Хоча ро­бота мікросхеми пам'яті може бути організована як по синхронній, так і по асинхронній схемі, контролер пам'яті є синхронним пристроєм, тобто він спрацьовує виключно по тактових імпульсах. З цієї причини операції з пам'яттю прийнято описувати з прив'яз­кою до тактів. У загальному випадку на кожну таку операцію потрібно як мінімум п'ять тактів, які використовуються у наступній послідовності:

• Вказівка типу операції (зчитування або запис) і встановлення адреси рядка.

• Формування сигналу RAS.

• Встановлення адреси стовпця.

• Формування сигналу CAS.

• Повернення сигналів RAS і CAS в неактивний стан.

Даний перелік враховує далеко не всі необхідні дії, наприклад, регенерацію вмісту пам'яті в динамічних ОЗП.

9.6. Постійний запам'ятовуючий пристрій

9.6.1. Організація роботи постійного запам'ятовуючого пристрою

Постійний запам'ятовуючий пристрій (ПЗП), як і оперативний, є складовою частиною основної пам'яті, та часто використовується при побудові інших вузлів комп'ютера, на­приклад, табличних операційних пристроїв, мікропрограмних пристроїв керування і т. д. Слово "постійний" вказує на те, що в цьому пристрої один раз записана інформація не міняється взагалі, або це здійснюється при переведенні його в спеціальний режим робо­ти. При цьому в ньому інформація зберігається і при відсутності напруги живлення.

---

335

Як видно з рис. 9.30, де показано інтерфейс ПЗП, в ньому відсутній сигнал запису-зчитування даних, як це є в ОЗП, і дане зчитується з ПЗП в регістр даних РгД при по­данні з регістра адреси РгА на вхід ПЗП адреси відповідної комірки пам'яті.

Для підвищення швидкодії і збільшення об'єму ПЗП використовуються тіж підходи, що і для ОЗП. Мікросхеми ПЗП, як і мікросхеми ОЗП, побудовані за принципом ма­тричної структури накопичувача, де у вузлах розміщені запам'ятовуючі елементи, під­ключені до адресних та інформаційних ліній В якості запам'ятовуючих елементів тут можуть бути використані провідники, діоди або транзистори, які можуть бути замкнуті (відповідає значенню 1), або розімкнуті (відповідає значенню 0).

Основним режимом роботи ПЗП є зчитування інформації, яке мало відрізняється від аналогічної операції в ОЗП як за організацією, так і за тривалістю. Саме ця обставина підкреслює англомовну назву ПЗП - ROM (Read-Only Memory - пам ять тільки для зчи­тування). В той же час запис в ПЗП у порівнянні зі зчитуванням зазвичай є складнішим і потребує великих витрат часу і енергії. Занесення інформації в ПЗП називають програ­муванням або "прошивкою". Сучасні ПЗП реалізуються у вигляді напівпровідникових мікросхем, які за можливостями і способами програмування розділяють на:

• запрограмовані при виготовленні;

• одноразово програмовні після виготовлення;

• багаторазово програмовні,

9.6.2. Запрограмований при виготовленні постійний запам'ятовуючий пристрій

Групу ПЗП, що програмуються при виготовленні, утворюють так звані масочні при­строї і саме до них прийнято застосовувати абревіатуру ПЗП. У літературі більш пошире­не позначення різних варіантів ПЗП скороченнями, ніж англійські назви; тому надалі та­кож використовуватимемо аналогічну систему Для маскованих ПЗП таким позначенням є ROM, співпадаючий із загальною назвою всіх типів ПЗП. Іноді такі мікросхеми імену­ють MROM (Mask Programmable ROM - ПЗП, що програмуються за допомогою маски).

Занесення інформації в масковані ПЗП складає частину виробничого процесу і по­лягає у підключенні або не підключенні запам'ятовуючого елемента до розрядної лінії зчитування. Залежно від цього із запам'ятовуючого елемента завжди зчитуватиметься 1 або 0. В ролі перемички виступає транзистор, розташований на перетині адресної і розрядної ліній. Які саме запам ятовуючі елементи повинні бути підключені до вихідної лінії визначає маска, що дозволяє вибрати визначені ділянки кристала. При створенні маскованих ПЗП застосовуються різні технології. У першому випадку маска просто не

---

Смотрите также файлы

• Екологія посібник.doc

• LR3_[5405].doc

• Питання до модуля 1 з АК.doc

• Питання до 1 модуля з КЕ.doc

• ДБН В.3.2-2-2009_Жил_здания_реконст_кап_ремонт.doc