Файл: 1-337.pdf

Контрольные вопросы  2 9 1

Контрольные вопросы

 Какие операции определяет понятие «обращение к ЗУ»?

2. Какие единицы измерения используются для указания емкости запоминающих

устройств?

3. В чем отличие между временем доступа и периодом обращения к запоминаю-

щему устройству?

4. Чем вызвана необходимость построения системы памяти по иерархическому

принципу?

5. Что включает в себя понятие «локальность по обращению»?
6. Благодаря чему среднее время доступа в иерархической системе памяти опре-

деляется более быстродействующими видами ЗУ?

7. Что в иерархической системе памяти определяют термины «промах» и «попа-

дание»?

8. На какие вопросы необходимо ответить, чтобы охарактеризовать определен-

ный уровень иерархической памяти?

9. Какие виды запоминающих устройств может содержать основная память?

10. Охарактеризуйте возможные варианты построения блочной памяти.

11. Какие возможности по сокращению времени доступа к информации предо-

ставляет блочная организация памяти?

 Чем обусловлена эффективность расслоения памяти?

13. Какая топология запоминающих элементов лежит в основе организации полу-

проводниковых ЗУ?

14. Какое минимальное количество линий должен содержать столбец ИМС па-

мяти?

15. Поясните назначение управляющих сигналов в микросхеме памяти.
16. Чем отличаются страничный, быстрый страничный и пакетный режимы досту-

па к памяти?

17. Чем обусловлена необходимость регенерации содержимого динамических ОЗУ?
18. Охарактеризуйте основные сферы применения статических и динамических

ОЗУ.

19. Какое влияние на асинхронный режим работы памяти оказывает синхронный

характер работы контроллера памяти?

20. В чем состоит особенность подхода, применяемого в микросхемах ОЗУ типа

RDRAM и SLDRAM?

21. Какой вид ПЗУ обладает наиболее высокой скоростью перепрограммирования?
22. Какими методами обеспечивается энергонезависимость ОЗУ?
23. В чем состоит различие между режимами стандартной и запаздывающей запи-

си в статических ОЗУ?

24. В чем проявляется специфика ОЗУ, предназначенных для видеосистем?

2 9 2 Глава 5. Память

25. Каким образом в многопортовых ОЗУ разрешаются конфликты при одновре-

менном доступе к памяти?

26. Какую функцию выполняет система семафоров в многопортовой памяти?
27. Для каких целей предназначена память типа FIFO?
28. Какая идея лежит в основе систем обнаружения и коррекции ошибок?
29. Какие ошибки может обнаруживать схема контроля по паритету?

30. От чего зависят возможности выявления и коррекции ошибок с использова-

нием кода Хэмминга?

31. Поясните назначение и принцип формирования кода синдрома в системе кор-

рекции ошибок.

32. Чем объясняется тенденция размещения стека в области старших адресов ос-

новной памяти?

33. Какая информация хранится в указателе стека?
34. Поясните назначение маски в ассоциативном запоминающем ЗУ.
35. Как реализуется запись новой информации в ассоциативное ЗУ?
36. Какие виды поиска можно осуществлять в ассоциативном ЗУ?
37. Поясните назначение и логику работы кэш-памяти.
38. Какие проблемы порождает включение в иерархию ЗУ кэш-памяти?
39. Чем обусловлено разнообразие методов отображения основной памяти на кэш-

память?

40. Какому требованию должен отвечать «идеальный» алгоритм замещения содер-

жимого кэш-памяти?

41. Какими методами обеспечивается согласованность содержимого основной

и кэш-памяти?

42. Чем обусловлено введение дополнительных уровней кэш-памяти?
43. Какие факторы влияют на выбор емкости кэш-памяти и размера блока?
44. Как соотносятся характеристики обычной и дисковой кэш-памяти?
45. Какими средствами обеспечивается виртуализация памяти?
46. Существует ли ограничение на размер виртуального пространства?
47. Что определяет объем страничной таблицы?
48. Какими приемами достигают сокращения объема страничных таблиц?

49. Какие алгоритмы замещения используются при загрузке в основную память

новой виртуальной страницы?

50. Поясните назначение буфера быстрого преобразования адреса (TLB).
51. Чем мотивируется разбиение виртуальных секторов на страницы?
52. Какая часть виртуального адреса остается неизменной при его преобразова-

нии в физический адрес?

53. Чем обусловлена необходимость защиты памяти?

Глава 6

Устройства управления

Данная глава освещает различные аспекты структурной организации и функцио-
нирования устройства управления вычислительной машины.

Функции центрального

устройства управления

Устройство управления (УУ) вычислительной машины реализует функции уп-

равления ходом вычислительного процесса, обеспечивая автоматическое выпол-
нение команд программы. Процесс выполнения программы в ВМ представляет
собой последовательность машинных циклов. Детализируем основные целевые

функции, реализуемые устройством управления в ходе типового машинного цик-
ла [25]. Для простоты примем, что ВМ обеспечивает одноадресную систему ко-
манд. При этом, в частности, полагается, что до начала выполнения двухоперанд-

. ной арифметической команды второй операнд уже находится в процессоре.

Первым этапом в машинном цикле является

 выборка команды

 из памяти (этап

ВК). Целевую функцию этого этапа будем обозначать как ЦФ-ВК.

За выборкой команды следует этап декодирования ее операционной части (кода

операции). Для простоты пока будем рассматривать этот этап в качестве состав-
ной части этапа ВК.

Вторая целевая функция —

 формирование адреса следующей

 На это

выделяется специальный такт работы — этап ФАСК, которому соответствует це-

левая функция ЦФ-ФАСК.

Далее следует этап

 формирования исполнительного адреса операнда

 или адреса

перехода (этап ФИА), на котором УУ реализует функцию ЦФ-ФИА. Функция
имеет столько модификаций, сколько способов адресации (СА) предусмотрено
в системе команд ВМ.

На четвертом этапе реализуется целевая функция

 выборки операнда

 (ЦФ-ВО)

из памяти по исполнительному адресу, сформированному на предыдущем этапе.

Наконец, на последнем этапе машинного цикла действия задаются целевой

функцией

 исполнения операции —

 ЦФ-ИО. Очевидно, что количество модифика-

ций ЦФ-ИО равно количеству операций, имеющихся в системе команд ВМ.

2 9 4 Глава 6. Устройства управления

Порядок следования целевых функций полностью определяет динамику рабо-

ты устройства управления и всей

 в целом. Этот порядок удобно задавать и отоб-

ражать в виде

 граф-схемы этапов

 исполнения команды (ГСЭ). Как и граф-схема

микропрограммы, ГСЭ содержит начальную, конечную, операторные и условные
вершины. В начальной и конечной вершинах проставляется условное обозначе-
ние конкретной команды, а в условной вершине записывается логическое усло-
вие, влияющее на порядок следования этапов. В операторные вершины вписыва-
ются операторы этапов.

По форме записи оператор этапа — это оператор присваивания, в котором:

• слева от знака присваивания указывается наименование результата действий,

выполненных на этапе;

• справа от знака присваивания записывается идентификатор целевой функции,

определяющей текущие действия, а за ним (в скобках) приводится список ис-
ходных данных этапа.
Исходной информацией для первого этапа служит хранящийся в счетчике ко-

манд адрес

 текущей команды Кi. Процесс выборки команды отображается опе-

ратором первого этапа:

 :=

Адрес

 обеспечивает также второй этап, результатом которого является адрес

следующей команды

 поэтому оператор второго этапа имеет вид:

 ФАСК(А

Ki

).

В качестве исходных данных для третьего этапа машинного цикла выступают

содержащиеся в коде текущей команды способ адресации

 (он определяет конк-

ретную модификацию ЦФ-ФИАО) и код адресной части А,. Результатом стано-
вится исполнительный адрес операнда

 А

i

).

Полученный адрес используется на четвертом этапе для выборки операнда

Результат исполнения операции Р0

i

 , получаемый на пятом этапе машинного цик-

ла, зависит от кода операции

 команды КОп

i

 (определяет модификацию ЦФ-ИО),

кода первого операнда  и кода второго операнда — результата предыдущей

 )-й

операции Р0

i-1

: Р0

i

 ИО(КОп

i

, 0

i

, Р0

i-1

).

В соответствии со структурой граф-схемы этапов все команды

 можно раз-

делить на три типа:

• команды типа «Сложение» (Сл);
• команды типа «Запись» (Зп);
• команды типа «Условный переход» (УП).

Типовые граф-схемы этапов представлены на рис. 6.1.

Видно, что количество этапов в командах типа «Сл» (см. рис. 6.1,

 колеблется

от трех (для непосредственной адресации НА) до пяти. При непосредственной адре-
сации второй операнд записан в адресной части команды, поэтому нет необходимо-
сти в реализации устройством управления целевых функций

 ЦФ-ВО. Ко-

личество этапов для команд типа «Зп» постоянно и равно четырем (см. рис. 6.1,

 б)

 —

здесь отсутствует необходимость в ЦФ-ВО. Машинный цикл команд типа «УП»
состоит из трех этапов (см.

 6.1,

 в),

 поскольку здесь, помимо выборки операн-

да, можно исключить и этап ФАСК — действия, обычно выполняемые

 этом эта-

пе, фактически реализуются на этапе ИО.

Модель устройства управления  2 9 5

Рис.

 Типовые граф-схемы этапов исполнения команды:

 а

 — «Сложение»;

 б

 — «Запись»;

 — «Условный переход»

Оператор этапа исполнения операции для команд "Зп" имеет смысл записи

результата предыдущей операции Р0

i-1

 в ячейку с адресом

Местоположение Р0

i-1

 определяется кодом операции КОп

i

. Оператор этапа ИО

для команд

 обеспечивает формирование адреса следующей

 (i +

 1)-й коман-

ды в зависимости от

 и значения проверяемого условия перехода Усл:

Местоположение проверяемого условия также определяется кодом операции

К0п

i

Модель устройства управления

Для выполнения своих функций УУ должно иметь входы, позволяющие опреде-
лить состояние управляемой системы, и выходы, через которые реализуется уп-
равление поведением системы. Модель УУ показана на рис. 6.2 [200].

Входной информацией для устройства управления служат:

•

 тактовые импульсы —

 с каждым тактовым импульсом УУ инициирует выполне-

ние одной или нескольких микроопераций;

•

 код операции —

 код операции текущей команды поступает из регистра коман-

ды и используется, чтобы определить, какие микрооперации должны выпол-

няться в течение машинного цикла;