Файл: 456-457.pdf

4 5 6 Глава 9. Основные направления в архитектуре процессоров

чем одной команды. Соответственно, память ВМ должна допускать одновремен-

ное считывание нескольких команд и операндов, что чаще всего обеспечивается за

счет ее модульного построения.

Рис. 9.42. Суперскалярный процессор с двумя конвейерами

Более интегрированный подход к построению суперскалярного конвейера по-

казан на рис, 9.43. Здесь блок выборки (ВК) извлекает из памяти более одной ко-

манды и передает их через ступени декодирования команды и вычисления адресов

операндов в блок выборки операндов (ВО). Когда операнды становятся доступны-

ми, команды распределяются по соответствующим исполнительным блокам. Об-
ратим внимание, что операции «Чтение», «Запись» и «Переход» реализуются са-
мостоятельными исполнительными блоками. Подобная форма суперскалярного
процессора используется в микропроцессорах Pentium II и Pentium III фирмы Intel,

а форма с тремя конвейерами — в микропроцессоре Athlon фирмы AMD,

Рис. 9.43. Суперскалярный конвейер со специализированными исполнительными блоками

По разным оценкам, применение суперскалярного подхода приводит к повы-

шению производительности ВМ в пределах от 1,8 до 8 раз.

Сулерскалярные процессоры

  4 5 7

Для сравнения эффективности суперскалярного и суперконвейерного режи-

мов на рис. 9.44 показан процесс выполнения восьми последовательных скаляр-
ных команд. Верхняя диаграмма иллюстрирует суперскалярный конвейер, обес-
печивающий в каждом тактовом периоде одновременную обработку двух команд.
Отметим, что возможны суперскалярные конвейеры, где одновременно обрабаты-
вается большее количество команд.

Рис. 9.44.

 Сравнение суперскалярного и сулерконвейерного подходов

Рис. 9.45.

 Сравнение эффективности стандартной суперскалярной и совмещенной схем

суперскалярных вычислений