Файл: Основы бортовых вычислительных машин.pdf

317
быть прекращено программным путем. Регистр LC также используется в инструкции REP.
Системный стек (SS). SS -отдельная внутренняя память размером
15 х 32 бита, разделенная на два блока SSL и SSH. SSH сохраняет со- держимое программного счетчика, SSL -регистра статуса при вызовах подпрограмм и длительных прерываниях. В стеке сохраняются также значения LA и LC при выполнении программных циклов. Стек обеспе- чивает выполнение 15 длинных прерываний, семи циклов DO, 15 вызо- вов подпрограмм. Если стек переполняется, возникает немаскируемое прерывание - ошибка стека. Значение PC теряется, что приводит к ошибке программы, выполняющейся, когда возникло прерывание по переполнению стека.
Указатель стека (SP). 6-битный указатель стека определяет по- следнюю занятую ячейку стека и состояние стека (потеря содержимого, пустой, полный, переполнение). Формат регистра SP указан на рисунке
8.17.
Рисунок 8.17- Формат регистра SP
Указатель стека (Р0.Р1.Р2.Р3—биты 0-3) показывает последнюю используемую ячейку стека. После аппаратного сброса все биты равны нулю, что означает - стек пуст.
Флаг ошибки стека (SE- бит 4). Показывает возникновение ошиб- ки стека. Если стек заполнен, указатель стека равен 001111, и любая операция, вызывающая запись в стек, приведет к возникновению ошиб- ки стека, т е SP будет равен 010000 Аналогично, если SP равен 0, любая операция чтения из стека приведет к возникновению ошибки стека.
Флаг ошибки стека остается равным единице, пока пользователь не сбросит его в «0».
Флаг потери содержимого (UF- бит 5). Устанавливается при поте- ре содержимого стека. Сбрасывается в «0» пользователем.
Остальные биты стека зарезервированы для будущих разработок

318
Состояние обработки исключения связано с прерываниями, кото- рые генерируются как внутренними устройствами DSP, так и поступа- ют от внешних источников.
Состояние сброса возникает при появлении сигнала активного уровня на контакте RESET. В этом состоянии происходит сброс внут- ренних периферийных устройств, регистры модификации устанавлива- ются в $FFFF, регистр уровней приоритета прерываний очищается, ре- гистр BCR устанавливается в $FFFF, что добавляет задержку к состоя- нию ожидания при всех обращениях к внешней памяти, указатель стека очищается, биты режима масштабирования, режима трассировки, флаг цикла и биты условий в SR сбрасываются, биты маски прерываний в SR устанавливаются в «1»; бит разрешения ПЗУ данных, бит задержки и бит стробирования памяти сбрасываются. DSP не выходит из состояния сброса, пока на контакте RESET сохраняется сигнал активного уровня.
После выхода из состояния сброса биты операционного режима в OMR загружаются извне по линиям MODA, MODB и выполнение программы начинается с адреса $Е000 в памяти программ в нормальном расширен- ном режиме или с адреса $0000 в остальных операционных режимах.
Состояние ожидания - это состояние пониженного энергопотреб- ления, в которое процессор переходит при выполнении инструкции
WAIT. В состоянии ожидания запрещена внутренняя синхронизация всех устройств на кристалле, за исключением внутренней периферии
(генератор опорной частоты работает). Все внутренние процессы оста- новлены до тех пор, пока не поступит немаскируемое прерывание или не будет произведен сброс.
Состояние останова - это состояние самого низкого энергопотреб- ления, в которое процессор переходит при выполнении инструкции
STOP. В этом состоянии генератор опорной частоты отключен. При пе- реходе в состояние останова кристалл сбрасывает все прерывания от периферийных устройств и внешние прерывания. Уровни приоритетов прерываний остаются такими же, как перед выполнением инструкции
STOP. Процессор остановлен до тех пор, пока не появится сигнал низ- кого логического уровня на контакте
¬
IRQA или на контакте
¬
RESET.
Эти события включают генератор, и после стабилизации частоты вклю- чается синхронизация всех устройств на кристалле. Период стабилиза- ции частоты определяется битом SD в OMR.

319 8.4.2 Порты ввода/вывода
Порт
А. Порт А может использоваться для расширения памяти или обычного ввода/вывода. Шина данных порта А имеет разрядность
24 бита, шина адреса разрядностью 16 бит обеспечивает доступ к памя- ти за один машинный цикл (рисунок 8.18).
Рисунок 8.18 - Структура порта А
Во время выполнения инструкции могут быть доступны следую- щие блоки памяти DSP: Х-память данных, Y-память данных, память программ или несколько блоков сразу. Каждый из этих блоков памяти может быть внутренним или внешним. Шины данных и адреса порта А

320
обеспечивают доступ к внешней памяти.
На рисунке 8.18 показаны сигналы порта А. Все сигналы разделе- ны на три функциональные группы: адресные, данных и управления.
Сигналы шины управления также подразделяются на три группы: управление чтением и записью, выбор адресного пространства, управ- ление доступом к шине. Сигналы управления чтением и записью могут быть декодированы как сигналы чтения и сигналы записи или сигнал записи может использоваться в качестве сигнала чтения/записи, сигнал чтения - в качестве выхода разрешения доступа к памяти. Сигналы вы- бора памяти программ, памяти данных и типа памяти данных могут рассматриваться как дополнительные адресные линии, позволяющие расширять пространство адресуемой памяти от 64К до 192К слов.
Порт
В. Порт В может использоваться как 15 линий ввода/вывода общего назначения, каждая из которых конфигурируется индивидуаль- но как вход или выход или как 8-битный двунаправленный host- интерфейс. Линии порта В представлены на рисунке 8.19. Сконфигури- рованный как порт ввода/вывода общего назначения, порт В может ис- пользоваться для управления внешними устройствами. В качестве host- интерфейса порт В обеспечивает соединение с другим процессором.
Рисунок 8.19 - Структура порта В

321
Порт
С. Порт С имеет девять линий и три функциональных на- значения (рисунок 8.20). Три из девяти линий могут использоваться для стандартного ввода/вывода или для последовательного коммуникаци- онного интерфейса SCI, другие шесть линий могут использоваться для стандартного ввода/вывода или для синхронного последовательного интерфейса SSI.
Рисунок 8.20 - Назначение линий порта С
Таким образом, порт С может использоваться для управления уст- ройствами, если он сконфигурирован как порт стандартного вво- да/вывода, и для соединения с другими DSP, процессорами, АЦП и
ЦАП, если он сконфигурирован как последовательный интерфейс.
При использовании в качестве линий стандартного ввода/вывода порт С может быть представлен в виде трех регистров, которые управ- ляют девятью контактами ввода/вывода. Это регистр управления порта
С (РСС, адрес X.$FFE1), регистр направления данных порта С (PCDDR, адрес X.$FFE3) и регистр данных порта С (PCD, адрес X.FFE5).
Регистры PCDDR и PCD имеют разрядность 24 бита, из которых используются только младшие девять битов. Соответственно, установка в «1» бита в регистре PCDDR означает, что данная линия порта С ис- пользуется для вывода, в противном случае - для ввода.
Выбор между стандартным вводом/выводом и последовательными интерфейсами осуществляется с помощью регистра РСС, в котором ус- тановка соответствующего бита в «1» означает использование последо- вательного интерфейса, а сброс в «0» - стандартный ввод/вывод.
Последовательный коммуникационный интерфейс SCI обеспечи- вает полнодуплексную последовательную связь с другими DSP, микро- процессорами или периферийными устройствами типа модемов. Сигна- лы интерфейса могут иметь ТТЛ-уровень или стандарт RS232C, RS422 и т. д. Этот интерфейс использует три линии: передачи данных (TXD), приема данных (RXD) и синхронизации (SCLK).
Прием данных (RXD - бит 0). Этот вход принимает байт последо- вательных данных и передает их в регистр сдвига. Асинхронный ввод данных осуществляется по положительному фронту сигнала синхрони- зации 1 х SCLK, если SCKP = 0.

322
Передача данных (TXD- бит 1). На этот выход передаются после- довательные данные из регистра сдвига. Данные меняются по отрица- тельному фронту сигнала синхронизации SCLK, если SCKP = 0.
Синхронизация (SCLK— бит 2). Двунаправленная линия обеспе- чивает синхронизацию при приеме или передаче данных в асинхронном режиме, а также при передаче данных в синхронном режиме.
Программная модель SCI. Программная модель SCI приведена на ри- сунке 8.21. Программная модель может быть представлена в виде реги- стров трех типов: 1) управления (SCR); 2) статуса (SSR); 3) управления синхронизацией (SCCR).
Рисунок 8.21 - Программная модель SCI
Регистр управления (SCR). 16-битный регистр чтения/записи, управляющий операциями последовательного интерфейса. Младшие пятнадцать из 16 битов имеют функциональное назначение (рисунок
8.21). Выбор слова осуществляется битами WDSO, WDS1, WDS2. Эти биты выбирают формат данных для передачи и приема в соответствии с таблицей 8.5.
Таблица 8.5 - Выбор формата данных
WDS2
WDS1
WDS0
Формат слова
0 0
0 8-битные синхронные данные (режим сдвигового регистра)
0 0
1
Резерв
0 1
0 10-битные асинхронные данные (старт-бит, 8 бит данных, стоп-бит)
0 1
1
Резерв
1 0
0 11-битные асинхронные данные (старт-бит, 8 бит данных,
бит четности, стоп-бит)
1 0
1 11-битные асинхронные данные (старт-бит, 8 бит данных,
бит нечетности, стоп-бит)
1 1
0 11-битные мультиточечные данные (старт-бит, 8 бит данных,
бит типа данных, стоп-бит)
1 1
1
Резерв

323
Асинхронные режимы совместимы с большинством последова- тельных устройств типа DUART. Эти режимы поддерживают стандарт
RS-232. Мультиточечный режим совместим с МС68681 DUART, ин- терфейсом SCI M68HC11 и последовательным интерфейсом Intel 8051.
Синхронный режим, по существу, представляет собой сдвиговый ре- гистр для расширения ввода/вывода. Синхронизация данных выполня- ется с использованием синхронизации приема и передачи, которая со- вместима с режимом 0 последовательного интерфейса Intel 8051. При аппаратном сбросе биты очищаются.
Направление сдвига определяется битом SSFTD. Регистр сдвига данных может быть запрограммирован на сдвиг битов, начиная с млад- ших (SSFTD = 0) или - со старших битов (SSFTD = 1). Местоположение битов четности и типа данных не изменяется - они находятся рядом со стоп-битом. Программный и аппаратный сбросы очищают этот бит.
Посылка маркера паузы (SBK- бит 4). Маркер паузы представляет собой нулевой фрейм данных. Если бит установлен и затем очищен, пе- редатчик завершает передачу данных, посылает нулевой фрейм и воз- вращается к холостому режиму или посылке данных. Программный и аппаратный сбросы очищают этот бит.
Выбор режима пробуждения (WAKE- бит 5). Если бит равен ну- лю, выбирается режим пробуждения по холостой линии (свободной от выполнения каких-либо действий). В данном режиме приемнику по- вторно разрешен прием данных. Программное обеспечение передатчи- ка должно обеспечить формирование пустой (холостой) строки между последовательными сообщениями. Холостая строка не должна устанав- ливаться между корректными сообщениями, поскольку каждый фрейм содержит старт-бит, равный нулю.
Если WAKE = 1, выбирается режим пробуждения по биту адреса.
В этом режиме приемнику разрешено принимать данные, если послед- ний бит принимаемых данных (8 или 9) равен единице.
Последовательный
аудиоинтерфейс (SAI). DSP осуществляет объединение источников и приемников данных через последователь- ный аудиоинтерфейс (Serial Audio Interface -SAI). SAI является син- хронным и специально предназначен для передачи аудиоданных. Он обеспечивает взаимодействие полнодуплексного последовательного порта с различными аудиоустройствами, в том числе такими как АЦП,
ЦАП, устройствами компакт-дисков и т. д. SAI реализует широкий диапазон форматов последовательных данных, используемых в на- стоящее время в аудио-промышленности:

324
• формат I
2
S (Philips);
• формат CDP (Sony);
• формат МЕС (Matsushita);
• промышленные А/Ц- и Ц/А-стандарты.
SAI состоит из независимых секций приемника, передатчика и разделяемого (совместно используемого) генератора скорости передачи данных. Каждая из секций приемника и передатчика может работать в режиме ведомого или ведущего. В режиме ведущего в соответствии с программой работы генератора скорости передачи данных производит- ся внутреннее управление последовательным тактовым сигналом и вы- бором линий данных. В режиме ведомого от внешнего источника пере- даются три вида сигналов. Передатчик состоит из трех регистров пере- даваемых данных, трех полностью синхронизируемых регистров сдвига на выходе и трех линий выхода последовательных данных, управляе- мых одним контроллером передатчика. Это обеспечивает возможность осуществления одновременной передачи для одного, двух или трех сте- рео-, аудиоустройств. Приемник состоит из двух регистров принимае- мых данных, двух полностью синхронизируемых регистров сдвига на входе и двух линий входа последовательных данных, управляемых од- ним контроллером приемника. Это обеспечивает одновременный прием из одного или двух аудиоустройств.
8.5 Специализированная цифровая вычислительная машина
«Багет-55»
Специализированная цифровая вычислительная машина (СЦВМ)
«Багет-55» представляет собой комбинированное устройство, вклю- чающее высокопроизводительный программируемый процессор сигна- лов (ППС) с возможностью доукомплектования специализированным вычислительным устройством (СВУ) /17/.
СЦВМ предназначена для использования в качестве вычислителя для многоканальной цифровой обработки сигналов в реальном мас- штабе времени в составе авиационных бортовых систем различного на- значения, а также для использования в составе систем управления раз- личного класса.
СЦВМ предназначена для эксплуатации в следующих климатиче- ских условиях при охлаждении её воздухом с температурой от минус
10
о до плюс 23
о
С, очищенным от капельной влаги, масла и механиче- ских частиц и расходе воздуха не менее 100 кг/ч:

325 1) пониженная рабочая температура - от минус 55
о
С;
2) повышенная рабочая температура - до плюс 60
о
С;
3) относительная влажность воздуха окружающей среды - не бо- лее 98% при температуре не более плюс 35
о
С;
4) пониженное атмосферное давление - до 5,47 КПа (41мм. рт. ст.).
Работоспособность изделия сохраняется после воздействия пре- дельных температур: минус 60
о
, плюс 85
о
С, а также в условиях воздей- ствия соляного (морского) тумана, атмосферных конденсированных осадков - росы и внутреннего оледенения, статической пыли, плесне- вых грибов и акустического шума.
Основные технические параметры и технические характеристики
СЦВМ Багет-55-04 /30/: тип основного микропроцессора ……1В577 (аналог DSP96002); тип дополнительного микропроцессора…………………. 1В578; разрядность обрабатываемых данных:
- фиксированная запятая, бит …………………………. 32;
- плавающая запятая, бит ……………………………… 32/64; тактовая частота, МГц …………………………………….. до 40; внешняя тактовая частота, МГц ………………………….. до 10; внешние интерфейсы ввода/вывода:
- последовательный интерфейс типа RS232 2 шт.;
- интерфейс дискретных сигналов: 1 шт.;
- количество входных линий: 4;
- количество выходных линий: 4;
- тип логики сигнала: ТТЛ;
- специализированный 32-разрядный параллельный интерфейс приема информации с выхода АЦП: 1 шт.; код приема данных по специализированному параллельному интерфейсу ………………………… дополнительный; максимальный темп приема данных по специализированному параллельному интерфейсу, Мслов/с………………………………. 20; количество модулей, устанавливаемых в корпус СЦВМ…… 10; тип входной сети питания………………… 200/220 В, 50-400 Гц потребляемая мощность, не более, Вт ……………………….. 60; габаритные размеры, не более, мм :
- ширина …………………………………………………… 257;
- высота ………………………………………………….. 197,5;
- длина (без ловителей) …………………………………… 376;