Файл: Лабораторная работа 2 Исследование комбинационных схем. Цель работы.docx
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 09.12.2023
Просмотров: 250
Скачиваний: 3
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Лабораторная работа №2Исследование комбинационных схем.Цель работы: Изучение принципов действия типовых комбинационных схем: дешифраторов, шифраторов, мультиплексоров, демультиплексоров.1. Краткие теоретические сведения.Любая логическая схема без памяти полностью описывается таблицей истинности. Эта таблица является исходной информацией для синтеза схемы на основе логических элементов «И», «ИЛИ», «НЕ». Для разработки требуемого цифрового устройства сначала на основе таблицы истинности записывают его логическое выражение. Затем с целью упрощения цифрового устройства минимизируют его логическое выражение и далее разрабатывают схему, реализующую полученное логическое выражение. Логические выражения можно получить двумя способами:- на основе совершенной дизъюнктивной нормальной формы (СДНФ); - на основе совершенной конъюнктивной нормальной формы (СКНФ).Совершенная дизъюнктивная нормальная форма (СДНФ)Функция представляется суммой групп. Каждая группа состоит из произведения, в которую входят все переменные.Например:Совершенная конъюнктивная нормальная форма (СКНФ)Функция представляется произведением групп. Каждая группа состоит из суммы, в которую входят все переменные.Например:Если схема имеет несколько выходов, то каждый выход описывается своей функцией. Такая система функций называется системой собственных функций. СДНФ составляется на основе таблицы истинности по следующему правилу: для каждого набора переменных, при котором функция равна 1, записывается произведение, в котором с отрицанием берутся переменные, имеющие значение «0».Пример: Таблица 1.1 – Заданная таблица истинности
СДНФ:СКНФ составляется на основе таблицы истинности по правилу: для каждого набора переменных, при котором функция равна 0, записывается сумма, в которой с отрицанием берутся переменные, имеющие значение 1. Таблица 1.2 – Заданная таблица истинности
СКНФ:На основе полученных выражений можно составить схему устройства, реализующего заданную функцию. Схема устройства, полученная на основе СДНФ, изображена (рис.1), а на основе СКНФ (рис.2).Рис.1 – схема устройства, полученная на основе СДНФРис. 2 – схема устройства, полученная на основе СКНФС целью упрощения цифрового устройства применяют минимизацию функций. Используя законы алгебры логики можно упростить исходную функцию.
На основе полученного выражения составим новую схему устройства (рис.3).Рис. 3 – Схема устройства, полученная после минимизации логической функции2. Типовые комбинационные схемы.2.1 Дешифратор (декодер)Дешифратор (декодер) служит для преобразования n-разрядного позиционного двоичного кода в единичный выходной сигнал на одном из 2n выходов. При каждой входной комбинации сигналов на одном из выходов появляется 1 . Таким образом, по единичному сигналу на одном из выходов можно судить о входной кодовой комбинации. Таблица истинности для декодера с двумя входами изображена в таблице 2.1. Таблица 2.1 – Таблица истинности двухразрядного дешифратора
Для построения схемы декодера по таблице истинности воспользуемся методикой, изложенной выше. Например, устройство должно иметь 4 выхода. Для каждого выхода записываем логическое выражение. На основе СДНФ:По этой системе выражений несложно построить схему требуемого дешифратора (рис.4).Рис. 4 – схема дешифратораУсловное графическое изображение дешифратора (рис.5).
Рис. 52.1.1 Создание принципиальной схемыВ первую очередь следует запустить программу Xilinx. Создадим новый проект, задаем название FPGA_lab2. Вызываем мастер создания нового источника New Source Wizard, чтобы создать новую схему Schematic, необходимую для дальнейшей работы. Зададим имя нового модуля, File name – DC. Нарисуем принципиальную схему дешифратора (рис.6).Рис. 6Теперь нам необходимо представить данную схему дешифратора в виде отдельного элемента, назовём его DC. На главной панели выбираем вкладку ToolsSymbol WizardОткроется окно (рис.7) В строке Usingschematicвыберем имя элемента – DCNextОткроется окно (рис.8).Рис. 7В этом окне нужно задать параметры нашего дешифратора. Нажатием на кнопку AddPin – добавится новая строка в которой можно задать параметры входной или выходной ножки. Нажмём на эту кнопку шесть раз, т.к у нас две входных и четыре выходных ножки. Зададим параметры (рис.8). Рис. 8Важно чтобы порядок расположения входных и выходных ножек был выбран в правильной последовательности. Далее нажимаем NextFinish элемент создан (рис.9).Новый элемент добавился в библиотеку элементов, и теперь мы можем его использовать в любой схеме. Рис. 9Вызываем мастер создания нового источника New Source Wizard, чтобы создать новую схему Schematic, необходимую для дальнейшей работы. Зададим имя нового модуля, File name –Lab2_schema. Начертите схему (рис.10).Рис. 10После создания схемы необходимо обозначить каждый проводник, подходящий к шинам sw(1:0) и led(3:0) (рис.11).
Рис.11 Обозначение проводников, подходящих к общим шинам.Теперь осталось создать файл param с расширением *.ucf. В нём опишем привязку выводов проекта к входам-выводам кристалла. Пропишем в нём следующие строки (рис.12).Рис. 12. Описание схемы.Далее проведём запуск автоматизированного размещения проекта в кристалле и анализ генерируемых отчетов для выявления предупреждений и ошибок, а при отсутствии таковых и не критичных переходим к следующему этапу. Верификация проекта, т. е. окончательное временное моделирование (Post-Fit Simulation) после размещения проекта в кристалле при всех реальных задержках распространения сигналов внутри микросхемы ПЛИС. В окне Hierarchy выбирается проект, а в области окна процессов (Processes) нужно запустить Implement Top Module . Происходит автоматизированное размещение проекта в кристалле (Implement Disign) и запуск генерации программируемого файла.2.1.2 Проверка работоспособности схемыОбычно после того, как был создан проект с помощью схемотехнического редактора, перед этапом автоматизированного размещения проекта в кристалле, должен быть этап предварительного функционального моделирования для выявления ошибок и проверки работоспособности проектируемого проекта или отдельных его частей. Проверка работоспособности схемы производится при помощи симулятора ISim. Для этого в режиме симуляции выделяется исследуемая схема и запускается ISim Simulator. (Подробное описание данного шага приведено в лабораторной работе 1).По результатам симулирования работы схемы (рис.13) составляется таблица истинности, на основании которой делается вывод о правильности функционирования дешифратора.Рис.13. Результат проверки работоспособности схемы.2.1.3 Реализация на языке VHDLСоздается модуль VHDL “DecoderLogicVHDL.vhd”, описание этой операции приведено в лабораторной работе №1. Для схемы дешифратора записываются логические уравнения, описывающие функционирование каждого элемента (рис. 14).Рис. 14. Описание функционирования дешифратора на языке VHDL.
| x1 | x2 | x3 | y |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
СДНФ:СКНФ составляется на основе таблицы истинности по правилу: для каждого набора переменных, при котором функция равна 0, записывается сумма, в которой с отрицанием берутся переменные, имеющие значение 1. Таблица 1.2 – Заданная таблица истинности
| x1 | x2 | x3 | y |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
На основе полученного выражения составим новую схему устройства (рис.3).Рис. 3 – Схема устройства, полученная после минимизации логической функции2. Типовые комбинационные схемы.2.1 Дешифратор (декодер)Дешифратор (декодер) служит для преобразования n-разрядного позиционного двоичного кода в единичный выходной сигнал на одном из 2n выходов. При каждой входной комбинации сигналов на одном из выходов появляется 1 . Таким образом, по единичному сигналу на одном из выходов можно судить о входной кодовой комбинации. Таблица истинности для декодера с двумя входами изображена в таблице 2.1. Таблица 2.1 – Таблица истинности двухразрядного дешифратора
| x2 | x1 | y3 | y2 | y1 | y0 |
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
Рис. 52.1.1 Создание принципиальной схемыВ первую очередь следует запустить программу Xilinx. Создадим новый проект, задаем название FPGA_lab2. Вызываем мастер создания нового источника New Source Wizard, чтобы создать новую схему Schematic, необходимую для дальнейшей работы. Зададим имя нового модуля, File name – DC. Нарисуем принципиальную схему дешифратора (рис.6).Рис. 6Теперь нам необходимо представить данную схему дешифратора в виде отдельного элемента, назовём его DC. На главной панели выбираем вкладку ToolsSymbol WizardОткроется окно (рис.7) В строке Usingschematicвыберем имя элемента – DCNextОткроется окно (рис.8).Рис. 7В этом окне нужно задать параметры нашего дешифратора. Нажатием на кнопку AddPin – добавится новая строка в которой можно задать параметры входной или выходной ножки. Нажмём на эту кнопку шесть раз, т.к у нас две входных и четыре выходных ножки. Зададим параметры (рис.8). Рис. 8Важно чтобы порядок расположения входных и выходных ножек был выбран в правильной последовательности. Далее нажимаем NextFinish элемент создан (рис.9).Новый элемент добавился в библиотеку элементов, и теперь мы можем его использовать в любой схеме. Рис. 9Вызываем мастер создания нового источника New Source Wizard, чтобы создать новую схему Schematic, необходимую для дальнейшей работы. Зададим имя нового модуля, File name –Lab2_schema. Начертите схему (рис.10).Рис. 10После создания схемы необходимо обозначить каждый проводник, подходящий к шинам sw(1:0) и led(3:0) (рис.11).
Рис.11 Обозначение проводников, подходящих к общим шинам.Теперь осталось создать файл param с расширением *.ucf. В нём опишем привязку выводов проекта к входам-выводам кристалла. Пропишем в нём следующие строки (рис.12).Рис. 12. Описание схемы.Далее проведём запуск автоматизированного размещения проекта в кристалле и анализ генерируемых отчетов для выявления предупреждений и ошибок, а при отсутствии таковых и не критичных переходим к следующему этапу. Верификация проекта, т. е. окончательное временное моделирование (Post-Fit Simulation) после размещения проекта в кристалле при всех реальных задержках распространения сигналов внутри микросхемы ПЛИС. В окне Hierarchy выбирается проект, а в области окна процессов (Processes) нужно запустить Implement Top Module . Происходит автоматизированное размещение проекта в кристалле (Implement Disign) и запуск генерации программируемого файла.2.1.2 Проверка работоспособности схемыОбычно после того, как был создан проект с помощью схемотехнического редактора, перед этапом автоматизированного размещения проекта в кристалле, должен быть этап предварительного функционального моделирования для выявления ошибок и проверки работоспособности проектируемого проекта или отдельных его частей. Проверка работоспособности схемы производится при помощи симулятора ISim. Для этого в режиме симуляции выделяется исследуемая схема и запускается ISim Simulator. (Подробное описание данного шага приведено в лабораторной работе 1).По результатам симулирования работы схемы (рис.13) составляется таблица истинности, на основании которой делается вывод о правильности функционирования дешифратора.Рис.13. Результат проверки работоспособности схемы.2.1.3 Реализация на языке VHDLСоздается модуль VHDL “DecoderLogicVHDL.vhd”, описание этой операции приведено в лабораторной работе №1. Для схемы дешифратора записываются логические уравнения, описывающие функционирование каждого элемента (рис. 14).Рис. 14. Описание функционирования дешифратора на языке VHDL.