Файл: Курсовая по электротехнике (Марсова) .doc

5. Для завершения проектирования необходимо получить ФАЛ, описывающие поведе­ние комбинационно подсистемы. Эти ФАЛ можно синтезировать из расширенной таблицы истинности, которая содержит всю информацию о входных и выходныхсигналах подсистемы. Проведем минимизацию этих ФАЛ с использованием карт Вейча. На рис. П5.7 приведены соответствующие карты Вейча.

Используя полученные карты, запишем минимизированные ФАЛ для комбинационной подсистемы проектируемого устройства.

;;;;

.

Преобразуем полученные выражения к базису элементов И-НЕ.

;;

;.

6. Используя полученные ФАЛ и выбранный тип триггеров для реализации блока памяти, синтезируем схему проектируемого устройства.

На схеме автомата триггер DD1 формирует сигналыи. ТриггерDD2 формирует сигналыи. Для получения сигнала «лог.1» используется логический элементDD3 (2И-НЕ), на вход которого подаются два сигнала нулевого потенциала, который принято считать сигналом «лог.0». ЭлементDD4 используется как инвертор для формирования сигнала.

Рис.П5.8. Схема синтезированного автомата

Элементы DD5,DD6 иDD13 формируют сигнал, управляющий работой триггераDD1. ЭлементыDD7…DD16 формируют выходные сигналы автомата.

Приложение6

П6. Синтез последовательностного логического устройства (пример выполнения задания 3)

Рассмотрим пример синтеза последовательностного устройства, формирующего на выходе следующую последовательность кодов: 21, 97, 67, 21, 38, 96.

1. Определим необходимое число состояний и требуемый объем памяти автомата, формирующего на выходе заданную последовательность выходных кодов. Согласно заданию на выходе устройства должно быть сформировано 6 чисел. При этом число 21 повторяется 2 раза. Для автомата это два различных числа, так как после первого числа 21 идет число 97, а после второго – число 38. Поэтому на выходе формируется 6 различных чисел и .

Для определения числа требуемых триггеров воспользуемся выражением:

Итак, для реализации подсистемы памяти необходимо 3 триггера.

2. Преобразуем заданные коды к виду двоично-десятичных кодов. Результаты преобразования сведены в таблицу П6.1.

Таблица П6.1. Двоично-десятичное представление выходных кодов.

Примечание. В двоично-десятичном коде каждый разряд десятичного числа представляется четырехразрядным двоичным кодом, в котором используется только 10 первых значений. Коды с 10 по 15 не используются.

3. Согласно полученной таблице для реализации заданной последовательности кодов необходимо использовать 8-ми разрядный код .

4. Обобщенная структурная схема проектируемого устройства имеет вид, показанный на рис. П6.1. Очевидно, что реализация проекта не требует использовать входной сигнал, т. е. имеем структуру автомата Мура.

5. Синтезируем граф переходов проектируемого устройства. Отметим, что для работы устройства необходимо 6 состояний в то время как при объеме памяти 3 триггера возможно формирование 8 состояний. Следовательно, 2 возможных состояния являются лишними и необходимо обеспечить работоспособность устройства при появлении на выходе этих лишних состояний (аварийный режим). Для этого надо предусмотреть принудительный выход из этих состояний. Примем, что при попадании устройства в лишнее состояние автомат должен вернуться к началу последовательности, при этом на выходе формируется нулевой код. Отвечающий сказанному граф переходов показан на рис. П6.2. В этом графе, в виду отсутствия входного сигнала, в числителе дроби, записанной над ребром графа, стоит прочерк.

6. Для реализации триггерной подсистемы выберем JK-триггер. Запишем таблицу переходов триггера данного типа (см. табл. П6.2).

7. На выборе типа триггера заканчивается проектирование подсистемы памяти. Она состоит из 3-х JK-триггеров. Сигнал ПОСY, согласно таблице переходов, является 6 разрядным (), по два управляющих сигнала на каждый триггер. Сигналтрехразрядный.

Таблица П6.3. Расширенная таблица истинности

комбинационной подсистемы автомата