ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 25.09.2019
Просмотров: 199
Скачиваний: 4
Страница
|
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РФ
Федеральное государственное бюджетное образовательное
учреждение профессионального образования
«Московский авиационный институт
(национальный исследовательский университет)»
Кафедра №309 «Теоретическая электротехника»
Дисциплина «Электротехника и электроника»
ОТЧЕТ
по
лабораторной работе 3
2
(Lr32)
ТРИГГЕРЫ
Студента Скилевой А.О.
группы 12РКК-3ДБ-323-15
" 11 " апреля 2018 г.
ЦЕЛЬ РАБОТЫ
Ознакомление с основными характеристиками и испытание интегральных триггеров RS, D, T и JK.
Т
Uc
n
Ub
|
Наименование прибора |
Тип, марка |
Количество |
|
Генератор слова |
XWG1 |
1 |
|
Логический анализатор |
XLA2 |
1 |
|
Триггер |
JK |
1 |
|
Триггер |
T |
1 |
|
Триггер |
D |
1 |
Задание 1. Запустить программную среду МS10 (щёлкнув мышью на команде Эксперимент меню комплекса Labworks). В открывшемся окне Задания щёлкнуть (один раз!) мышью на закладке Эксперимент 1 и минимизировать это окно.
Выведенная
на рабочем поле среды MS10
схема для испытания асинхронного
RS-триггера
собрана
на четырёх логических элементах И-НЕ
(NAND).
На входы S
и R
элементов NAND1
и NAND2
через
ключи 1
и 2
подаются логические сигналы 1 или 0 от
источника прямоугольных импульсов Е1
с
амплитудой 5 В. К выходам Q
и
элементов NAND3
и NAND4,
т. е. к выходам триггера, как и к его
входам S
и R,
подключены пробники Х1,
Х2,
Х3
и Х4
с пороговым напряжением 5 В.
Скопировать схему асинхронного RS-триггера на страницу отчёта.
Воспользовавшись порядком засвечивания разноцветных пробников и задавая коды (00, 01, 10) состояния ключей 1 и 2 (входных сигналов), заполнить табл. 32.1 истинности RS-триггера.
|
Таблица 32.2 D-триггер |
|
Таблица 32.3 JK-триггер |
||||||
|
Ct |
Dt |
Qt |
Qt+1 |
Jt |
Kt |
Qt |
Qt+1 |
|
|
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
|
|
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
|
|
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
|
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
|
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
|
Таблица 32.1 RS-триггер |
||
|
S |
R |
Qt+1 |
|
1 |
0 |
0 |
|
0 |
0 |
Qt |
|
0 |
1 |
1 |
|
1 |
1 |
- |
Например, сформировав
с помощью ключей сигналы S
= 1 и R = 0 и подав их на
вход триггера, получите на его выходе
сигналы Q = 1 и
= 0.
Убедитесь, что при запрещённом коде 11 входных сигналов, на выходе RS-триггера могут засветиться оба пробника, или оба не светятся.
Рис. 1
Задание 2. Открыть окно Задания и щёлкнуть мышью на закладке Эксперимент 2.
На выведенной на рабочее поле MS10 схеме к входам RS-триггера подключен логический генератор XWG1, а к входам (каналам) логического анализатора XLA2 подключены входы и выходы RS-триггера. Скопировать схему испытания RS-триггера на страницу отчёта.
Щёлкнуть мышью на изображении логического генератора XWG1. В его открывшемся окне запрограммировать первые три ячейки кодами 00, 10 и 01, задать частоту fг = 10 кГц и два цикла моделирования сигналов (в режиме Burst), а после щелчка мышью на изображении анализатора XLA2 в его окне установить частоту fа = 0,1 МГц таймера, уровень высокого напряжении Um = 5 В, число импульсов Clocks/div = 8 таймера, приходящихся на одно деление.
Получить на экране логического анализатора XLA2 временную диаграмму состояний RS-триггера, скопировать её на страницу отчёта и на ней отметить входные коды.
Задание 3. Открыть окно Задания и щёлкнуть мышью на закладке Эксперимент 3. Скопировать на страницу отчёта выведенную на рабочем поле среды MS10 схему для испытания интегральных триггеров JK, Т и D.
В
схему включены:
генератор
XWG1
(частота fг
= 500 кГц);
логический
анализатор XLA1;
триггеры в интегральном исполнении:
универсальный JK,
счётный Т
и задержки D.
На
-
и
-входы
триггеров подаётся постоянное напряжение
5 В (имитирующее сигнал 1) источника
VCC, а на 1С-входы
триггеров и на вход 20 анализатора XLA1
поступают тактовые импульсы с
амплитудой 5 В и частотой 500 кГц,
сформированные генератором Е1. С
выходов 1 и 2 генератора XWG1
сигналы подаются на управляющие
входы 1J и 1К
JK-триггера, с выхода
3 на вход 1D
Т-триггера, а с выхода 4
на вход 1D D-триггера.
Согласно варианту (табл. 32.4) ввести в ячейки памяти генератора XWG1 кодовые комбинации из единиц и нулей.
Т а б л и ц а 32.4
|
Вариант |
Содержимое ячеек памяти генератора слова XWG1 |
|
1, 6, 11, 16, 21, 26 |
0000, 1010, 1111, 1001, 1001, 1101, 1100, 0000 |
|
2, 7, 12, 17, 22, 27 |
0000, 1100, 1010, 1011, 1001, 1111, 1110, 0000 |
|
3, 8, 13, 18, 23, 28 |
0000, 1010, 1011, 1001, 1001, 1111, 1101, 0000 |
|
4, 9, 14, 19, 24, 29 |
0000, 1111, 1101, 1001, 1011, 1011, 1100, 0000 |
|
5, 10, 15, 20, 25, 30 |
0000, 1011, 1101, 1001, 1100, 1111, 1010, 0000 |
В качестве примера (см. рис. 32.8, а раздела "Задания и указания к …") в первые восемь ячеек памяти логического генератора XWG1 введены четырехразрядные кодовые комбинации: 0000, 0101, 1010, 1111, 1001, 1001, 1111, 1100.
При моделировании генератор последовательно и циклично выводит содержимое каждой ячейки памяти (от начальной до конечной) на свои выходы 1, 2, 3 и 4, формируя на них следующие коды сигналов: 01011110, 00110010, 01010011 и 00111111 (см. сигналы на каналах 1, 2, 3 и 4 логического анализатора XLA1 (рис. 32.8, б)).
Перед моделированием выделите в окне генератора XWG1 ячейку с адресом 0 начала счёта и вывода сигналов.
Провести моделирование работы триггеров в режимах Step или Burst генератора XWG1, скопировать в отчёт временные диаграммы, заполнить таблицы истинности работы триггеров D (табл. 32.2) и JK (табл. 32.3) при заданном в табл. 32.4 варианте входных кодовых комбинаций.
В частности, описать состояния JK-триггера с приходом тактового сигнала C = 1, когда сигналы J = 1 и К = 1, а Q = 0 или Q = 1.
Примечание. Таблицы истинности для рассмотренных библиотечных триггеров можно вызвать нажатием клавиши помощи F1 после выделения на схеме триггера.
Рис. 4
Выводы по работе: Мы ознакомились с основными характеристиками и испытание интегральных триггеров RS, D, T и JK.
RS
Cняли характеристики, при различных входных сигналах.
Действительно убедились, что триггер работает как положено.
D
Cняли характеристики, при различных входных сигналах.
Действительно убедились, что триггер работает как положено.
T
Cняли характеристики, при различных входных сигналах.
Действительно убедились, что триггер работает как положено.
JK
Cняли характеристики, при различных входных сигналах.
Действительно убедились, что триггер работает как положено.
Отчет принял преподаватель ______________________________ (Ф.И.О)
“ ”
________________ 20 г.