ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 26.02.2020
Просмотров: 2346
Скачиваний: 5
Реально передача начинается в фазе S1P1 машинного цикла, следующего за ближайшим после ЗАПИСЬ В SBUF переполнением делителя на 16 в цепи сигнала
СИНХР Тх (рис. 2.19). Таким образом, начало передачи синхронизовано делителем на 16, а не импульсом ЗАПИСЬ В SBUF. Период сигнала СИНХР Тх (синхронизация передачи) определяет время, в течение которого выдаваемый бит присутствует на выходе TxD (время трансляции бита).
Передача начинается установкой активного (для режима 1 низкого) уровня внутреннего сигнала ОМЭВМ ПОСЫЛКА, появление которого вызывает выдачу на выход TxD уровня старт-бита (ноль). После этого через время трансляции одного бита становится активным внутренний сигнал ОМЭВМ ДАННЫЕ, который разрешает выдачу содержимого регистра сдвига передатчика на выход TxD (вывод Р3.0 ОМЭВМ). При появлении активного сигнала ДАННЫЕ старт-бит на выходе TxD сменяется битом D0 регистра сдвига передатчика. По окончании времени трансляции бита D0 формируется первый внутренний импульс ОМЭВМ СДВИГ, по которому содержимое регистра сдвига передатчика сдвигается на один разряд и бит D0 на выходе TxD заменяется битом D1. Всего формируется 9 импульсов СДВИГ, в результате чего на выход TxD выдаются 8 бит данных и стоп-бит. По окончании выдачи всех бит посылки блок управления передачей устанавливает, как показано на рис. 2.19, флаг прерывания передатчика TI и снимает сигналы ПОСЫЛКА и ДАННЫЕ.
Прием начинается при обнаружении перехода сигнала на входе RxD из "1" в "0". Для отслеживания такого перехода вход RxD аппаратно опрашивается с частотой fi (рис. 2.19). Когда переход сигнала на входе RxD из "1" в "0" обнаружен, немедленно сбрасывается счетчик-делитель на 16 в цепи сигнала СИНХР rx (рис. 2.19), в результате чего происходит совмещение моментов переполнения этого счетчика-делителя (импульсы СИНХР rx на рис. 2.19) с границами смены битов принимаемой посылки на входе RxD. Шестнадцать состояний счетчика-делителя делят время, в течение которого каждый бит принимаемой посылки присутствует на входе RxD, на 16 фаз, с 1-й по 16-ю для каждого бита. В фазах 7, 8 и 9 специальное устройство ОМЭВМ, бит-детектор, считывает со входа RxD 3 значения принимаемого бита, по мажоритарному принципу "2 из 3-х" выбирает из них одно и подает его на вход регистра сдвига приемника. Блок управления приемом при этом формирует внутренний импульс ОМЭВМ СДВИГ, в результате чего содержимое регистра сдвига приемника сдвигается на один разряд и принятый бит заносится в регистр сдвига приемника. Всего формируется 10 импульсов СДВИГ, а регистр сдвига приемника в режиме 1 является 9-разрядным. Поэтому после 10-го импульса СДВИГ в регистре сдвига 1 приемника находятся биты данных D0—D7 и стоп-бит. После 10-го импульса СДВИГ блок управления приемом загружает данные из регистра сдвига приемника в SBUF, загружает стоп-бит из регистра сдвига приемника в разряд RB8 регистра SCON и устанавливает флаг прерывания приемника RI. Сигнал загрузки SBUF, RB8 и установки RI вырабатывается блоком управления приемом только в том случае, если в момент генерации последнего импульса СДВИГ выполняются следующие условия:
1.RI=0 и
2. Либо SM2=0, либо принятый стоп-бит равен "I".
Если хотя бы одно из этих условий не выполняется, принятая посылка безвозвратно теряется, а флаг RI не устанавливается. Если оба приведенных условия выполнены, стоп-бит поступает в RB8, восемь бит данных поступают в SBUF и устанавливается флаг RI. В это же время, независимо от выполнения Вриведенных выше условий, последовательный порт вновь начинает отслеживание перехода сигнала из "1" в "0" на входе RxD.
* ; Если мажоритарный отбор при приеме первого бита посылки (старт-бит) Показывает ненулевое значение бита, все устройства блока приема сбрасываются и начинается отслеживание следующего перехода сигнала из "1" в "0" на входе RxD. Таким образом обеспечивается защита от сбойных старт-битов.
Режимы 2 и 3 — это режимы 9-разрядного УАПП с постоянной (режим 2) и переменной (режим 3) скоростью обмена. В этих режимах 11 бит передаются/принимаются соответственно через выводы TxD/RxD в следующей последовательности: старт-бит, 9 бит данных, стоп-бит. 9-ый бит данных при передаче определяется содержимым разряда ТВ8 регистра SCON. При приеме 9-й бит данных заносится в бит RB8 регистра SCON.
Скорость (частота) приема/передачи в режиме 2 программно настраивается на одну из двух возможных величин: fgo/32 и iBQ/64, где fpQ — частота синхронизации ОМЭВМ. В режиме 3 скорость (частота) приема/передача определяется частотой переполнении Таймера/Счетчика 1 fov-
Различие в скорости (частоте) приема/передачи является единственным отличием между режимом 2 и режимом 3. Во всем остальном эти два режима полностью идентичны.
На рис. 2.20 показаны схема синхронизации и временные диаграммы»;
иллюстрирующие работу последовательного порта в режимах 2 и 3.
Рис. 2.20. Работа последовательного порта в режимах 2 и 3 •<
Передача инициируется любой командой, использующей SBUF в качеств регистра назначения (выполняющей операцию "Запись в SBUF"). Вырабатываемы при этом внутренний импульс ОМЭВМ ЗАПИСЬ В SBUF загружает в младп^ восемь разрядов регистра сдвига передатчика предназначенный к передаче байт
инициирует начало работы блока управления передачей. Так же, как и в режиме 1, в режимах 2 и 3 регистр сдвига передатчика имеет 9 разрядов. По импульсу ЗАПИСЬ В SBUF в 9-й разряд регистра сдвига передатчика записывается значение бита ТВ8 регистра SCON. Передача начинается в фазе S1P1 машинного цикла, следующего за ближайшим после ЗАПИСЬ В SBUF переполнением делителя на 16 в цепи сигнала СИНХР Тх (рис. 2.20). Период сигнала СИНХР Тх (синхронизация передачи) определяет время, в течение которого выдаваемый бит присутствует на выходе TxD (время трансляции бита). Внутренние сигналы ОМЭВМ ПОСЫЛКА, ДАННЫЕ и СДВИГ по функциональному назначению и формированию в режимах 2 и 3 идентичны этим же сигналам в режиме 1. В отличие от режима 1 в режимах 2 и 3 на выход TxD выдается девять бит данных: D0—D7 и ТВ8. После первого импульса СДВИГ в освободившийся 9-й разряд регистра сдвига передатчика заносится "1" (стоп-бит). Всего формируется 9 импульсов СДВИГ, в результате чего все биты регистра сдвига передатчика последовательно выдаются на выход TxD. По окончании выдачи всех бит посылки блок управления передачей устанавливает, как показано на рис. 2.20, флаг прерывания передатчика TI и снимает сигналы ПОСЫЛКА и ДАННЫЕ.
Прием начинается при обнаружении перехода сигнала на входе RxD из "1" в "0". Работа последовательного порта и блока управления приемом в режимах 2 и 3 полностью идентична режиму 1, включая мажоритарный отбор по принципу "2 из 3-х" значения каждого принимаемого бита с помощью бит-детектора. Регистр сдвига приемника в режимах 2 и 3 является 9-разрядным. Поэтому после 10-го импульса СДВИГ (рис. 2.20) в регистре сдвига приемника находятся 9 бит принятой посылки (обозначены на рис. 2.20 D0—D7 и RB8). После 10-го импульса СДВИГ блок управления приемом загружает биты D0—D7 из регистра сдвига приемника в SBUF, переписывает 9-й разряд регистра сдвига приемника в бит RB8 регистра SCON и устанавливает флаг прерывания приемника RI в регистре SCON. Сигнал загрузки SBUF, RB8 и установки RI вырабатывается блоком управления приемом тогда и только тогда, когда в момент генерации последнего импульса СДВИГ выполняются следующие условия:
1.Р1=0и
2. Либо SM2=0, либо принятый 9-й бит данных равен 0.
Если хотя бы одно из этих условий не выполняется, принятая посылка безвозвратно теряется, а флаг RI не устанавливается. Если оба приведенных условия выполнены, принятый 9-й бит данных поступает в RB8, биты D0—D7 записываются в SBUF и устанавливается флаг RI. Независимо от выполнения приведенных выше условий последовательный порт вновь начинает отслеживание перехода сигнала из "1" в "0" на входе RxD. Особо необходимо отметить, что значение принятого стоп-бита в режимах 2 и 3 не влияет на SBUF, RB8 или RI.
Скорость (частота пересылки битов) последовательного обмена Рд в зависимости от режима работы последовательного порта определяется либо частотой синхронизации ОМЭВМ ibq (режимы 0 и 2), либо частотой переполнения Таймера/Счетчика 1 fov (режимы 1 и 3).
В режиме 0 частота пересылки, одного бита (скорость последовательного обмена) максимальна. Она постоянна и составляет:
FnO^BQ/lZ.
При необходимости работать с переменной скоростью используется режим 2
1 последовательного порта. В этом режиме скорость последовательной передачи зависит от состояния бита SMOD регистра SCON:
Р^^01^)^.
i Т.е. при SMOD=0 Рд2=тво/64' а "Р" SMOD=1 F^^BQ/32- п0 сигналу сброс бит 3MOD устанавливается в ноль. Для задания бита SMOD используются команды с айтовой адресацией, например, команда MOV 87H, #80Н.