ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 26.02.2020
Просмотров: 2339
Скачиваний: 5
ОДНОКРИСТАЛЬНЫЕ МИКРОЭВМ СЕМЕЙСТВА МК51
выход. Для использования вывода в качестве входа необходимо, чтобы его защелка содержала "I", которая при этом запирает выходной транзистор N. Из-за наличия внутреннего подтягивающего резистора выводы портов PI, P2, РЗ в режиме "оборванный вход" имеют уровень "I". Благодаря этой особенности порты PI, P2, РЗ иногда называют "квазидвунаправленными".
Порт Р0 не имеет внутренних подтягивающих резисторов (рис. 2.7). Транзистор N1 в выходном каскаде выводов порта Р0 открыт только когда через эти выводы выдается "1" при обращениях к внешней памяти. Во всех других режимах работы транзистор N1 заперт. Таким образом, в случае использования порта Р0 в качестве выходного порта общего назначения, необходимо устанавливать на его выводах внешние подтягивающие резисторы для задания уровня "I". Запись "1" в защелку вывода порта Р0 закрывает транзистор N и при отсутствии внешнего подтягивающего резистора переводит вывод в высокоимпедансное состояние. При этом данный вывод может использоваться в качестве входа. Если порт Р0 используется в качестве порта ввода/вывода общего назначения, каждый из его выводов может независимо от других работать как вход или как выход. Порт Р0 является в чистом виде двунаправленным портом.
Рис. 2.11. Разряд порта 1—3 (серия 1830)
Все разряды фиксаторов-защелок портов Р0—РЗ по сбросу устанавливаются в"1". Если защелка вывода порта содержит "0", то для настройки данного вывода на ввод необходимо записать в защелку "I".
Процедура записи в порт
При выполнении команды записи в порт новое значение записывается в защелку в фазе S6P2 последнего машинного цикла команды. Однако, новое содержимое защелки выводится непосредственно на выходной контакт порта только в фазе S1P1 следующего машинного цикла.
При переходе выводов портов Р1, P2 и РЗ из состояния "0" в состояние "1" для уменьшения времени переключения используется дополнительный транзистор N1 (рис. 2.8—2.10), который включается на время, равное двум периодам tbq тактовой частоты ОМЭВМ fgQ (транзистор N1 открыт в течение фаз S1P1 и S1P2 машинного цикла, в котором происходит смена состояния вывода порта). В открытом состоянии транзистор N1 обеспечивает ток приблизительно в 100 раз 'больший, чем постоянно открытый транзистор N2. В схемах на рис. 2.8—2.10 выдержка в два периода tbq обеспечивается элементом DL.
Как уже отмечалось, рассматривавшиеся до настоящего момента схемы на рис. 2.8—2.10 относятся к п-МОП ОМЭВМ семейства МК51 (серия 1816). Аналогичные структуры для КМОП ОМЭВМ семейства МК51 (серия 1830) отличаются только выходным каскадом.
Схема выходного каскада портов Р1—РЗ для КМОП ОМЭВМ семейства МК51 показана на рис. 2.11. Рассматриваемый выходной каскад содержит три р-канальных МОП транзистора (PI, P2, РЗ), подключенных к источнику питания, и один п-МОП транзистор, подключенный к общей шине. Можно отметить, что п-МОП транзисторы, используемые в выходных каскадах ОМЭВМ серий 1816 и 1830 открыты, когда на их затворах логическая "1" и закрыты, когда на их затворах логический "0м. р-МОП транзисторы, наоборот, открыты, когда на их затворах "0" и закрыты, когда на затворах "I".
Транзистор Р1 на рис. 2.11 включается на два периода tbq для уменьшения времени переключения при переходе вывода порта из состояния "0" в состояние "I". Как только открывается транзистор Р1, сигнал с выхода порта через инвертор поступает на затвор транзистора РЗ и также открывает его. Этот инвертор и транзистор РЗ образуют триггер, который удерживает состояние логической "1" на выходе порта после того, как транзистор Р1 закрывается. Транзистор РЗ при этом играет роль подтягивающего резистора аналогично N2 на рис. 2.8—2.10. Однако, из рис. 2.11 видно, что если вывод 'порта находится в состоянии "I", то внешняя помеха, кратковременно устанавливающая "0" на данном выходе, способна запереть транзистор РЗ и перевести вывод порта в высокоимпедансное состояние. Для предотвращения подобной ситуации служит транзистор P2, работающий в противофазе с транзистором N. После исчезновения помехи транзистор P2 через инвертор вновь откроет транзистор РЗ. Мощность транзистора P2 приблизительно в 10 раз меньше мощности транзистора РЗ.
Режим "Чтение—Модификация— Запись"
Команды чтения портов ОМЭВМ делятся на две категории: команды, считывающие информацию с выходов защелок, и команды, считывающие информацию непосредственно с внешних контактов выводов порта. Команды, считывающие информацию с выходов защелок, реализуют так называемый режим "Чтение— Модификация—Запись", заключающийся в том, что команда считывает состояние защелки, при необходимости модифицирует полученное значение и записывает результат обратно в защелку.
Ниже приводятся команды, работающие в режиме "Чтение—Модификация— Запись". Во всех случаях, когда операндом и регистром назначения результата является порт или бит порта, команды считывают информацию с выходов защелок, а не с внешних контактов выводов порта.
ANL (логическое И, например, ANL Р1,А)
ORL (логическое ИЛИ, например, ORL Р2,А)
XRL (логическое ИСКЛЮЧАЮЩЕЕ ИЛИ, например, XRL РЗ,А)
JBC (переход, если бит = 1 и очистка бита, например, JBC PI. 1, LABEL)
CPL (инверсия бита, например, CPL РЗ. 0)
INC (инкремент, например, INC P2)
DEC (декремент, например, DEC P2)
DJNZ (декремент и переход, если не ноль, например, DJNZ РЗ,LABEL)
MOV РХ. Y, С (пересылка бита переноса в бит Y порта X)
CLR PX.Y (очистка бита Y порта X)
SETB PX.Y (установка бита Y порта X)
Не очевидно, что последние три команды в приведенном списке работают в режиме "Чтение—Модификация—запись", однако, это так. Указанные команды считывают с порта весь байт целиком, модифицируют адресуемый бит, после чего записывают полученный новый байт обратно в фиксатор-защелку порта.
Чтение информации с выходов защелок, а не с внешних контактов выводов порта позволяет исключить возможную в ряде случаев неправильную интерпретацию уровня напряжения на выводе порта. К примеру, вывод порта может
использоваться для управления базой п-р-п транзистора. В этом случае, когда в защелку вывода порта записывается "I", транзистор открывается. Если после этого ОМЭВМ прочитает состояние внешнего контакта рассматриваемого вывода порта, то получит значение логического "0", т. к. на контакте в это время присутствует напряжение базы открытого транзистора. Чтение же выхода защелки покажет истинное значение сигнала на выводе порта, т. е. "I".
2.2.7. Память данных
Память данных предназначена для приема, хранения и выдачи информации, используемой в процессе выполнения программы. Память данных, расположенная на кристалле ОМЭВМ, состоит из регистра адреса ОЗУ, дешифратора, ОЗУ и указателя стека.
Регистр адреса ОЗУ предназначен для приема и хранения адреса выбираемой с помощью дешифратора ячейки памяти, которая может содержать как бит, так и байт информации.
ОЗУ представляет собой 128 восьмиразрядных регистров, предназначенных для приема, хранения и выдачи различной информации.
Указатель стека представляет собой восьмиразрядный регистр, предназначенный для приема и хранения адреса ячейки стека, к которой было последнее обращение. При выполнении команд LCALL, ACALL содержимое указателя стека увеличивается на 2. При выполнении команд RET, RETI содержимое указателя стека уменьшается на 2. При выполнении команды PUSH direct содержимое указателя стека увеличивается на 1. При выполнении команды POP direct содержимое указателя стека уменьшается на 1. После сброса в указателе стека устанавливается адрес 07Н, что соответствует началу стека с адресом 08 Н.
В ОМЭВМ предусмотрена возможность расширения памяти данных путем подключения внешних устройств емкостью до 64 Кбайт. При этом обращение к внешней памяти данных возможно только с помощью команд MOVX.
Команды MOVX @Ri,A и MOVX A,@Ri формируют восьмиразрядный адрес, выдаваемый через порт Р0. Команды MOVX @DPTR,A и MOVX @A,DPTR формируют 16-разрядный адрес, младший байт которого выдается через порт Р0, а старший — через порт Р2.
Байт адреса, выдаваемый через порт Р0, должен быть зафиксирован во внешнем регистре по спаду сигнала ALE, т. к. в дальнейшем линии порта Р0 используются как шина данных, через которую байт данных принимается из памяти при чтении или выдается в память данных при записи. При этом чтение стробируется сигналом ОМЭВМ RD, а запись — сигналом ОМЭВМ WR. При работе с внутренней памятью данных сигналы RD и WR не формируются.
Рис. 2.11 а. Страничная организация внешней памяти, данных
На рис. 2.11 а показана страничная организация внешней памяти данных. Приведенная схема позволяет работать с памятью данных емкостью 2 Кбайт, используя команды типа MOVX @Ri. Порт Р0 при этом работает как мультиплексированная шина адрес/данные, а три линии порта Р2 адресуют страницы внешнего ОЗУ. Остальные 5 линий порта Р2 могут использоваться в качестве линий ввода/вывода.
Подробно организация памяти данных описана в разделе 2.3.5. На рис. 2.116 и 2. Ив соответственно приведены диаграммы циклов чтения и записи при работе ОМЭВМ с внешней памятью данных.
PCL OUT — выдача младшего байта счетчика команд PC
РСН — старший байт счетчика команд PC
DPL, DPH — соответственно младший и старший байты регистра указателя данных DPTR, который используется в качестве регистра косвенного адреса в командах MOVX A,@DPTR и MOVX ©DPTR.A
Р2 SFR — защелки порта Р2
RI — регистры R0 и R1, которые используются в качестве регистров косвенного адреса в командах MOVX A.@RI и MOVX @>RI,A
Z — высокоимпедансное состояние
D — период, в течение которого данные с Р0 вводятся в ОМЭВМ
Рис. 2.116. Цикл чтения из внешней памяти данных
2.2.8. Память программ
Память программ предназначена для хранения программ и имеет отдельное от памяти данных адресное пространство объемом до 64 Кбайт, причем, для микросхем КР1816ВЕ51, КМ1816ВЕ751 и для КР1830ВЕ51 часть памяти программ с адресами 0000Н—0FFFH расположена на кристалле ОМЭВМ. Память программ, расположенная на кристалле, состоит из 12-разрядного дешифратора и ПЗУ емкостью 4К*8 бит для микросхем КР1816ВЕ51, КР1830ВЕ51 или ППЗУ с ультрафиолетовым стиранием емкостью 4К*8 бит для КМ1816ВЕ751. Запись программ в ПЗУ происходит во время изготовления кристаллов.
Если на вывод ОМЭВМ DEMA подано напряжение питания Ucci TO обращение к внешней памяти программ происходит автоматически при выработке счетчиком команд адреса, превышающего 0FFFH. Если адрес находится в пределах 0000Н—0FFFH, обращение происходит к памяти программ, расположенной на кристалле (внутренней памяти программ).
Если на вывод ОМЭВМ DEMA подан "0", внутренняя память программ отключается и начиная с адреса 0000Н все обращения выполняются к внешней памяти программ.