Файл: ATxmega-rus.doc

С помощью регистра MPCMASK можно за один подход выполнить идентичную конфигурацию нескольких линий в/в. Для этого сначала необходимо сделать равными единице те биты регистра MPCMASK, которые подлежат идентичной и одновременной конфигурации. После этого, необходимо записать требуемую конфигурацию в регистр PINnCTRL любой из указанных в маске линий в/в, а запись этого же конфигурационного значения в остальные заданные маской регистры PINnCTRL будет выполнена автоматически. Содержимое регистра MPCMASK автоматически очищается после выполнения записи в любой из регистров PINnCTRL.

13.15.2VPCTRLA - регистр А управлению связью с виртуальными портами

Бит

+0x02

VP1MAP[3:0]

VP0MAP[3:0]

VPCTRLA

Чтение/запись

Чт/Зап

Нач значение

Биты 7:4 - VP1MAP: настройка связи с виртуальным портом 1

Данные биты задают, какой из портов будет связан с виртуальным портом 1. Связыванию подлежат регистры DIR, OUT, IN и INTFLAGS. Доступ к регистрам виртуального порта идентичен доступу к регистрам физических портов. Конфигурация показана в таблице 13.6.

Биты 3:0 - VP0MAP: настройка связи с виртуальным портом 0

Данные биты задают, какой из портов будет связан с виртуальным портом 0. Связыванию подлежат регистры DIR, OUT, IN и INTFLAGS. Доступ к регистрам виртуального порта идентичен доступу к регистрам физических портов. Конфигурация показана в таблице 13.6.

13.15.3VPCTRLB - регистр В управлению связью с виртуальными портами

Бит

+0x03

VP3MAP[3:0]

VP2MAP[3:0]

VPCTRLB

Чтение/запись

Чт/Зап

Нач значение

Биты 7:4 - VP3MAP: настройка связи с виртуальным портом 3

Данные биты задают, какой из портов будет связан с виртуальным портом 3. Связыванию подлежат регистры DIR, OUT, IN и INTFLAGS. Доступ к регистрам виртуального порта идентичен доступу к регистрам физических портов. Конфигурация показана в таблице 13.6.

Биты 3:0 - VP2MAP: настройка связи с виртуальным портом 2

Данные биты задают, какой из портов будет связан с виртуальным портом 2. Связыванию подлежат регистры DIR, OUT, IN и INTFLAGS. Доступ к регистрам виртуального порта идентичен доступу к регистрам физических портов. Конфигурация показана в таблице 13.6.

Таблица 13.6. Связь с виртуальными портами

VPnMAP[3:0]	Групповая конфигурация	Описание
0000	PORTA	С виртуальным портом n связан порт A
0001	PORTB	С виртуальным портом n связан порт B
0010	PORTC	С виртуальным портом n связан порт C
0011	PORTD	С виртуальным портом n связан порт D
0100	PORTE	С виртуальным портом n связан порт E
0101	PORTF	С виртуальным портом n связан порт F
0110	PORTG	С виртуальным портом n связан порт G
0111	PORTH	С виртуальным портом n связан порт H
1000	PORTJ	С виртуальным портом n связан порт J
1001	PORTK	С виртуальным портом n связан порт K
1010	PORTL	С виртуальным портом n связан порт L
1011	PORTM	С виртуальным портом n связан порт M
1100	PORTN	С виртуальным портом n связан порт N
1101	PORTP	С виртуальным портом n связан порт P
1110	PORTQ	С виртуальным портом n связан порт Q
1111	PORTR	С виртуальным портом n связан порт R

13.15.4CLKEVOUT - регистр вывода сигналов событий и синхронизации

Бит

+0x04

EVOUT[1:0]

CLKOUT[1:0]

CLKEVOUT

Чтение/запись

Чт.

Чт/Зап

Чт.

Чт/Зап

Нач значение

Биты 7:6 - Res: резервные биты

Данные биты являются резервными и всегда считываются с нулевыми значениями. Для совместимости с будущими МК, выполняя запись в этот регистр, всегда записывайте нули в резервные биты.

Биты 5:4 - EVOUT[1:0] - вывод события в порт

С помощью данных бит можно задать, в какой порт нужно выводить канал событий 0 системы событий. У выбранного порта для этих целей всегда используется линия 7 и, поэтому, настройка бит CLKOUT должна отличаться от EVOUT. Чтобы сигнал события появился на линии в/в её необходимо настроить, как выход.

Возможные настройки бит EVOUT представлены в таблице 13.7.

Таблица 13.7. Настройка вывода в порт канала события 0

EVOUT[1:0]	Групповая конфигурация	Описание
00	OFF	Вывод события отключен
01	PC7	Канал события 0 выводится на линию 7 порта C
10	PD7	Канал события 0 выводится на линию 7 порта D
11	PE7	Канал события 0 выводится на линию 7 порта E

Биты 3:2 - Res: резервные биты

Биты 1:0 - CLKOUT[1:0] - вывод синхронизации в порт

От данных бит зависит, в какой порт будет выводится сигнал синхронизации УВВ. Для этих целей всегда используется линия 7 выбранного порта. Настройки вывода синхронизации перекрывают настройки вывода событий, поэтому, если эти настройки будут одинаковыми, то фактически на линии порта будет выводится сигнал синхронизации УВВ. Для появления сигнала синхронизации на выбранной линии, её необходимо настроить, как выход.

Возможные настройки бит CLKOUT представлены в таблице 13.8.

Таблица 13.8. Настройка вывода синхронизации в порт

CLKOUT[1:0]	Групповая конфигурация	Описание
00	OFF	Вывод синхронизации отключен
01	PC7	Синхронизация выводится на линию 7 порта C
10	PD7	Синхронизация выводится на линию 7 порта D
11	PE7	11 PE7 Синхронизация выводится на линию 7 порта E

13.16Описание регистров виртуальных портов

13.16.1DIR - регистр направления

Бит

+0x00

DIR[7:0]

DIR

Чтение/запись

Чт/Зап

Нач значение

Биты 7:0 - DIR[7:0]: регистр направления

Биты данного регистра позволяют задать направление каждой линии порта, выбранного регистром VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру DIR физического порта.

13.16.2OUT - регистр вывода данных

Бит

+0x01

OUT[7:0]

OUT

Чтение/запись

Чт/Зап

Нач значение

Биты 7:0 - OUT[7:0]: выводимое в порт значение

С помощью данного регистра можно изменить состояние каждой линии порта, выбранного регистром VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру OUT физического порта.

13.16.3IN - регистр ввода данных

Бит

+0x02

IN[7:0]

Чтение/запись

Чт/Зап

Нач значение

Биты 7:0 - IN[7:0]: введенное из порта значение

С помощью данного регистра можно опросить состояние линий в/в, но при условии, что разрешена работа входного цифрового буфера. Опрос выполняется того порта, который задан регистрами VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру IN физического порта.

13.16.4INTFLAGS - регистр флагов прерываний

Бит

+0x03

INT1IF

INT0IF

INTFLAGS

Чтение/запись

Чт.

Чт/Зап

Нач значение

Биты 7:2 - Res: резервные биты

Биты 1:0 - INTnIF: флаг прерывания n

Флаг INTnIF устанавливается в том случае, если на любой из линий порта, которая выбрана в качестве источника прерывания n, выполняется настроенное условие генерации запроса на прерывание. Запись единицы в данный бит приводит к сбросу соответствующего флага прерывания. Разрешение и исполнение прерываний см. в описании уровней прерываний.

Каким из физических портов связан данный регистр зависит от настройки регистра VPCTRLA (регистр А управлению связью с виртуальными портами) или VPCTRLB (регистр В управления связью с виртуальными портами). После связывания физического порта с виртуальным, доступ к этому регистру будет идентичным доступу к регистру INTFLAGS физического порта.

13.17Обзор регистров портов

Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
+0x00	DIR	DIR[7:0]
+0x01	DIRSET	DIRSET[7:0]
+0x02	DIRCLR	DIRCLR[7:0]
+0x03	DIRTGL	DIRTGL[7:0]
+0x04	OUT	OUT[7:0]
+0x05	OUTSET	OUTSET[7:0]
+0x06	OUTCLR	OUTCLR[7:0]
+0x07	OUTTGL	OUTTGL[7:0]
+0x08	IN	IN[7:0]
+0x09	INTCTRL	-	-	-	-	INT1LVL[1:0]		INT0LVL[1:0]
+0x0A	INT0MASK	INT0MSK[7:0]
+0x0B	INT1MASK	INT1MSK[7:0]
+0x0C	INTFLAGS	-	-	-	-	-	-	INT1IF	INT0IF
+0x0D	(резерв)	-	-	-	-	-	-	-	-
+0x0E	(резерв)	-	-	-	-	-	-	-	-
+0x0F	(резерв)	-	-	-	-	-	-	-	-
+0x10	PIN0CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x11	PIN1CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x12	PIN2CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x13	PIN3CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x14	PIN4CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x15	PIN5CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x16	PIN6CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x17	PIN7CTRL	SRLEN	INVEN	OPC[2:0]			ISC[2:0]
+0x18	(резерв)	-	-	-	-	-	-	-	-
+0x19	(резерв)	-	-	-	-	-	-	-	-
+0x1A	(резерв)	-	-	-	-	-	-	-	-
+0x1B	(резерв)	-	-	-	-	-	-	-	-
+0x1C	(резерв)	-	-	-	-	-	-	-	-
+0x1D	(резерв)	-	-	-	-	-	-	-	-
+0x1E	(резерв)	-	-	-	-	-	-	-	-
+0x1F	(резерв)	-	-	-	-	-	-	-	-

13.18Обзор регистров мультипортовой конфигурации

Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
+0x00	MPCMASK	MPCMASK[7:0]
+0x01	(резерв)	-	-	-	-	-	-	-	-
+0x02	VPCTRLA	VP1MAP[3:0]				VP2MAP[3:0]
+0x03	VPCTRLB	VP3MAP[3:0]				VP4MAP[3:0]
+0x04	CLKEVOUT				EVOUT[1:0]			CLKOUT[1:0]

13.19Обзор регистров виртуальных портов

Адрес	Наименование	Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
+0x00	DIR	DIR[7:0]
+0x01	OUT	OUT[7:0]
+0x02	IN	IN[7:0]
+0x03	INTFLAGS	-	-	-	-	-	-	INT1IF	INT0IF

13.20Обзор векторов прерываний портов ввода-вывода

Таблица 13.9. Векторы прерываний портов и значения смещений их адресов

Смещение	Источник	Описание прерывания
0x00	INT0_vect	Смещение вектора прерываний 0 ПВВ
0x02	INT1_vect	Смещение вектора прерываний 1 ПВВ

1416-битный таймер-счетчик

14.1Отличительные особенности

16-битный таймер-счетчик
Двойная буферизация регистра задания периода таймера
До 4 комбинируемых каналов захвата-сравнения (A, B, C и D)
Двойная буферизация всех каналов захвата-сравнения
Генерация прямоугольных импульсов:
Широтно-импульсная модуляция с однонаправленным счетом
Широтно-импульсная модуляция с двунаправленным счетом
Генерация частотных импульсов
Возможности входного захвата:
Шумоподавление на входе захвата
Захват частоты
Захват длительности импульсов
32-битный захват
Генерация прерываний/событий по переполнению и ошибкам таймера
Каждый канал захвата-сравнения может генерировать одно прерывание/событие по совпадению или захвату
Поддержка DMA
Блок расширения разрешающей способности Hi-Res
Увеличивает разрешающую способность генерации импульсов на 2 бита (в 4 раза)
Блок расширения возможностей генерации импульсов AWeX
4 блока генерации паузы неперекрытия (DT) с отдельными настройками для верхнего и нижнего уровней
Управляемая по событиям защита от повреждения
Одноканальная работа с несколькими выходами
Образцовый генератор

14.2Обзор

МК XMEGA содержат несколько высококачественных и очень гибких 16-битных таймеров-счетчиков (TC). К их основным предназначениям относятся: строгая привязка ко времени выполнения программы, генерация частоты и прямоугольных импульсов, управление событиями и измерение временных характеристик цифровых сигналов. Для реализации более сложных и специализированных генераторов импульсов предусмотрена возможность совместной работы таймеров-счетчиков с блоками расширения разрешающей способности (Hi-Res) и расширения возможностей генерации импульсов (AWeX).

Функциональная схема 16-битного таймер-счетчика с отображением его расширений и других связанных с ним УВВ (выделены заливкой серым цветом) показана на рисунке 14.1.

Рисунок 14.1. 16-битный таймер-счетчик и связанные с ним УВВ

Таймер-счетчик состоит из базового счетчика и нескольких каналов сравнения или захвата (CC-каналов). Базовый счетчик может использоваться для счета импульсов синхронизации или событий. Предусмотрена возможность задания направления и периода счета. CC-каналы могут использоваться совместно с базовым счетчиком для реализации функций управления по условию совпадения счетчика с заданным значением, для генерации импульсов (частота или ШИМ) или для измерения параметров импульсного сигнала.