Файл: Курсовой проект по дисциплине Электроника тема работы Проектирование аналогоцифрового преобразователя.doc

Рис. 8 – Таблица истинности для элемента «2ИЛИ»
Таблица истинности для элемента «2ИЛИ» показывает, что для появления на выходе логической единицы, достаточно чтобы логическая единица была на первом входе ИЛИ на втором входе. Если логические единицы будут сразу на двух входах, на выходе также будет единица. 

На западных схемах значок элемента «ИЛИ» имеет закругление на входе и закругление с заострением на выходе. На отечественных схемах — прямоугольник с символом «1».
Логический элемент «И-НЕ» - конъюнкция (логическое умножение) с отрицанием, NAND



Рис. 8 – Логический элемент «И-НЕ»
«И-НЕ» - логический элемент, выполняющий над входными данными операцию логического сложения, и затем операцию логического отрицания, результат подается на выход. Другими словами, это в принципе элемент «И», дополненный элементом «НЕ». На рисунке приведено условное обозначение логического элемента «2И-НЕ».


Рис. 9 – Таблица истинности для элемента «И-НЕ»
Таблица истинности для элемента «И-НЕ» противоположна таблице для элемента «И». Вместо трех нулей и единицы — три единицы и ноль. Элемент «И-НЕ» называют еще «элемент Шеффера» в честь математика Генри Мориса Шеффера, впервые отметившего значимость этой логической операции в 1913 году. Обозначается как «И», только с кружочком на выходе.

На основе указанных типов элементов и элемента «отрицание» (НЕ, NOT), можно построить логическую схему практически любого уровня сложности.

---

1.4. Логические элементы КМОП серии К561 (К1561)

КМОП – микросхемы на комплементарных полевых транзисторах структуры МОП (металл-оксид-полупроводник)
Тип логики: КМОП (комплементарные МОП структуры)

Состав серии: более 100 типов микросхем комбинационной и последовательностной логики

Напряжение питания: Uип = 3…15В

Входной ток уровня логического нуля:

Входной ток уровня логической единицы:

Выходной ток уровня логического нуля:

Выходной ток уровня логической единицы:

Выходное напряжение логического нуля (при напряжении питания 10В):

Выходное напряжение логической единицы (при напряжении питания 10В):

Время задержки переключения с нуля на единицу:

Время задержки переключения с единицы на ноль:

Коэффициент разветвления по выходу:

Температурный диапазон:

Зарубежный аналог: серия CD4000

1.5. Логические элементы ТТЛШ серии К1533.

ТТЛШ – (транзисторно-транзисторная логика с диодами Шоттки) – разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов.
Тип логики: ТТЛШ.

Состав серии: более 150 типов микросхем комбинационной и последовательностной логики

Напряжение питания: ????и.п.= 5В ±5%

Входной ток уровня логического нуля: ????_ВХ0 ≤ -0,2 мА

Входной ток уровня логической единицы: ????_ВХ1 ≤ 20 мкА

Выходной ток уровня логического нуля: ????_ВЫХ0 ≤ 8 мА

Выходной ток уровня логической единицы: ????_ВЫХ1 ≤ 0,4 мА

Выходное напряжение логического нуля: ????_ВЫХ0 ≤ 0,5 В

Выходное напряжение логической единицы: ????_ВЫХ1 ≥ 2,5 В

Время задержки переключения на вентиль: ????зд ≤ 4.5нс

Коэффициент разветвления по выходу: ????раз=20

Температурный диапазон: ????= −10…+70℃

Зарубежный аналог: серия 74(54)ALS

1.6. Выбор схемы преобразователя уровней.

На рис. 10 представлена простейшая схема преобразования уровней элемента ТТЛ-типа в уровни элемента КМОП-типа (ТТЛ->КМДП). Первый каскад (на транзисторе VT1) выполняет функции обычного инвертора-усилителя. Второй каскад (на транзисторах VT2 и VT3) представляет собой обычный комплементарный МОП – каскад (вход КМОП ЛЭ).

Чтобы этот каскад работал нормально, значения пороговых напряжений U_пор транзисторов VT2 и VT3 должны удовлетворять условию:

U_{пор VT2} + U_{пор VT3} ≤ Е


Рис. 10 – Схема ПУ из ТТЛ в КМДП
Схема ПУ работает следующим образом. При U_вх = U0ттл транзистор VT1 находится в отсечке, и на выходе первого каскада U= +E. Транзистор VT₂ заперт, а VТ3 открыт, на выходе схемы U_вых ≈ 0 ≤ U0кмоп.

При U_вх  = U1ТТЛ транзистор VT1 отпирается до насыщения благодаря базовому току, равному (U_BX — eэб)/R_б, где eэб — напряжение на прямосмещенном  р-n-переходе база-эмиттер насыщенного транзисто­ра (для кремниевых транзисторов eэб  0,6…0,8 В). Остаточное напряжение между коллектором и эмиттером насыщенного

---

транзистора Uкэн близко к нулю (для кремниевых тран­зисторов Uкэн  составляет 0,15… 0.3 В), и транзистор VT₂ открыт, a VT₃ за­перт. Следовательно, U_вых ≈ + E > U0кмоп.

Недостаток схемы — одновременное использование и биполярных, и полевых тран­зисторов в одной микросхеме, что затрудняет ее изготовле­ние в виде интегральной полупроводниковой схемы, хотя эту схему ПУ можно изготовить в виде гибридной микросборки либо в дискретном виде.

В случае, когда ставится задача спроектировать ПУ ТТЛ - КМОП для расположенных на одной и той же плате конкретных ТТЛ ИС и КМОП ИС с заданными нагрузочной способностью ПУ, частотой переключения ПУ и темпе­ратурным диапазоном работы ПУ, схема преобразователя может быть упрощена и содержать только один биполярный транзистор VT и ре­зисторы R_K и R_б (рис 11).



Рис. 11 – Структура ПУ с одним биполярным транзистором
Если U_вх = U⁰_ттл <  eэб, то VT находится в режиме отсеч­ки и напряжение на его коллекторе (равное на­пряжению на выходе ПУ), получается практически равным напряжению питания +Е и заведомо выше уровня ло­г. 1 КМОП - элементов, т. е. U_кмоп:
U_вых= E - (nI¹_{вх КМОП} + I_{кб о})*R_k ≥ U¹ _КМОП

где п — нагрузочная способность ПУ;


I¹_{вх КМОП} – ток, обусловленный в основном защитными диодами, подключенными к затворным входам тран­зисторов (р—n - переходы, смещенные в обратном направле­нии);

---

I_{кб о} – обратный ток коллекторного перехода транзис­тора VT.
Токи I¹_{вх КМОП,} I_{кб о} - обычно очень малы и составляют десятые доли микроампера.
Если U_BX = U_ттл, то целесообразно обеспечить насыщение транзистора VT со степенью насыщения S=1,2÷2, при которой достигается компромисс между временами включения транзистора и временами рассасывания и спада, т. е.
I_б = S I_{б н}= S


I_{к н} - ток коллектора насыщенного транзистора VT.

Ток I_б, протекающий в цепи ба­зы транзистора VT при условии, что U_ВX = U¹_ттл, равен
I_{б = =}

Вычисленный по формуле ток I_б не должен превы­шать выходной ток
I¹_{вых ттл}, обеспечиваемый ТТЛ - элементом в состоянии логической 1, а также не должен быть больше максимально допустимого тока I_б макс выбранного транзис­тора VT, т. е.:

I_б ≤ I¹_{вых ттл}

I_б < I_{б макс}


В коллектор насыщенного транзистора VT втекает ток I_кн , который складывается из тока I_к, протекающего через резистор R_к, и n входных токов I°_вхкмоп КМОП-элемента, т. е.:

I_кн=I_Rk + n I°_{вх кмоп}= + n I°_{вх кмоп}
Ток I_кн, найденный по формуле, должен быть мень­ше максимально допустимого тока I

---

_кмакс выбранного тран­зистора VT, т. е.:

I_{к н} < I_{к макс}
Напряжение U_ВЫХ на выходе ПУ, равное потенциалу на коллекторе насыщенного транзистора VT U_Kэн не должно превышать уровня лог. 0 КМОП элемента U°_кмоп:

U_Bых= U_Kэн ≤ U°_кмоп

---