Файл: Глава 18.doc

---

Аналого-цифровой преобразователь

П

Рис.18.10. Базовая структурная схема АЦП

роцесс аналого-цифрово-го преобразования заключается в следующем. Для АЦП сn-разрядным двоичным выходом входной сигнал квантуется на 2ⁿ уровней так, что действи-тельное значение аналогового сигнала, соответствующее некоторой входной кодовой комбинации, находится между двумя логическими уровнями. Всего имеется 2^n-1 нулевых логических уровней аналогового сигнала, а шаг квантования  определяется путем деления значения диапазона изменений аналоговой переменной на 2ⁿ.  равен величине наименьшего значащего разряда АЦП, а максимальная погрешность преобразования равна /2. Базовая структурная схема АЦП приведена на рис.18.10.

На входе АЦП действует изменяющееся напряжение (в нашем случае от 0 до 3В). С выхода АЦП снимаются двоичные сигналы. АЦП преобразует аналоговый сигнал напряжения на входе в 4-х разрядное двоичное слово. Таблица 18.1 истинности показывает, как работает АЦП.

Таблица 18.1

Таблица истинности для АЦП

	Аналоговый вход	Двоичный выход
	Вольты	8	4	2	1
		Д	С	В	А
строка 1	0	0	0	0	0
строка 2	0,2	0	0	0	1
строка 3	0,4	0	0	1	0
строка 4	0,6	0	0	1	1
…	…	…	…	…	…
строка 15	2,8	1	1	1	0
строка 16	3,0	1	1	1	1

---

По способам реализации и принципам построения можно выделить несколько типов АЦП [3-10, 3-11].

АЦП с поразрядным уравновешиванием (использует ЦАП) – наиболее распространен, так как обеспечивает высокое разрешение при большой скорости преобразования. В его основе лежит сравнение выходного сигнала внутреннего ЦАП с аналоговым входным сигналом; результатом каждого сравнения является установление очередного разряда на выходе ЦАП. Таким образом, выдача n-разрядных двоичного слова занимает n фиксированных тактов, т.е. АЦП такого типа имеет постоянное время преобразования. Точность преобразования зависит от стабильности опорного напряжения ЦАП, резисторной схемы и компаратора. Такие АЦП применяют обычно в системах обработки данных, мультиплексно сопряженных с МПС, т.е. когда особо важны скорость преобразования и высокое быстродействие.

Структурная схема АЦП с поразрядным уравновешиванием представлена на рис.18.11.

Этот АЦП со-держит компара-тор напряжений, логический элемент И, двоично-десятичный счет-чик и ЦАП.

Рис.18.11. Структурная схема АЦП с поразрядным уравновешиванием

Ко входу АЦП (слева на рис. 18.12) приложено аналоговое напряжение. Компаратор "проверяет" величину напряжения, поступающего от ЦАП. Если аналоговое входное напряжение на входе В меньше напряжения ЦАП, разрешается прохождение тактовых (счетных) импульсов на вход двоично-десятичного счетчика. Счетчик подсчитывает эти импульсы, в результате постепенно увеличивается цифровой сигнал (двоичное число) на его выходе. Счет продолжается до тех пор, пока напряжение обратной связи с выхода ЦАП не превысит аналоговое входное напряжение. В этой точке компаратор останавливает счетчик. Предположим, что аналоговое входное напряжение равно 2В. В соответствии с таблицей 18.1 счетчик сосчитает до 1010, а затем остановится, сбросится в нулевое состояние (0000), и счет начнется снова.

Следует обратить внимание на то, что для преобразования аналогового сигнала напряжения в двоичный цифровой сигнал требуется некоторое время. Однако в большинстве случаев частота следования тактовых импульсов достаточно высока, так что эта временная задержка не имеет существенного значения.

---

Интегрирующий ацп

В работе интегрирующего АЦП используются косвенный метод преобразования, при котором напряжение сначала преобразуется в длительность импульса при помощи счетчика. Одно-, двух- и трехступенчатые интегрирующие преобразователи – все это варианты АЦП, в основе работы которых лежит указанный принцип.

Рис.18.12. Структурная схема интегрирующего АЦП

С

y

труктурная схема интегрирующего АЦП показана на рис.18.12. Работа этого АЦП напоминает работу АЦП с динамической компенсацией. Но-вым узлом в интегри-рующем АЦП является генератор линейно изме-няющегося напряжения. Этот генератор выраба-тывает пилообразное на-пряжение, как показано на рис.18.13.

П

Рис.18.13. Форма сигнала в интегрирующем АЦП

(а – при U_вых.=3В, б – при U_вх.=6В)

редположим, что к аналоговому входу АЦП на рис.18.12 приложено на-пряжение, равное 3В. Эта ситуация иллюстрируется на рис.18.13. Линейно из-меняющееся напряжение начинает возрастать, но в течение некоторого промежутка времени остается меньше, чем напряжение на входе А компаратора. В этот промежуток времени на выходе компаратора действует уровень логической 1, благодаря чему логический элемент И удерживается в "открытом" состоянии, и через него могут свободно проходить тактовые импульсы. На рис.18.13 показаны три тактовых импульса, которые прошли через элемент И, прежде чем линейно изменяющееся напряжение превысило напряжение на аналоговом входе. В точке, когда аналоговый сигнал на входе станет равен 3В на выходе компаратора (рис.18.13а) устанавливается логический 0. Логический элемент И "запирается". Счет останавливается на двоичном числе 0011. Это двоичное число означает, что напряжение на входе равно 3В. На рис.18.13б к аналоговому входу интегрирующего АЦП приложено напряжение 6В. Счет прекращается на двоичном числе 0110 – цифровом эквиваленте аналогового входного сигнала 6В.

Недостаток интегрирующего АЦП – слишком большое время, затрачиваемое на счет при преобразовании больших напряжений. Чтобы ускорить процесс преобразования, используются АЦП других типов, например, АЦП последовательного

---

Аналого-цифровое преобразование с помощью мп

Е

Рис.18.14. Структурная схема цифро-аналогового преобразования с помощью МП

сли аналоговая вели-чина преобразуется в циф-ровую форму для исполь-зования в МПАС, то ло-гично и выгодно, чтобы один из МП, входящих в ее состав, взял на себя эти функции по преобразо-ванию. За счет этого уп-рощаются внешние схемы и связи. Особенно это эффективно, если преоб-разуются много сигналов. Схема такого преобразования представлена на рис.18.14 [3-10].

В этом случае испытуемые числа для всех сигналов можно преобразовывать с помощью одного ЦАП, подключенного к порту вывода П_выв.. Сравнение на выходе ЦАП с каждым из n входных аналоговых сигналов выполняет определенный компаратор. Результат каждого сравнения поступает в МП по отдельной линии в порт ввода П_вв..

Номер портов ввода и вывода один и тот же, отличаются они друг от друга управляющими сигналами "ввод" и "вывод".

Порт вывода принимает с шины данных (ШД) используемое число и подает его на вход ЦАП. Выходы компараторов подаются на тристабильные формирователи (шинные буферы), образующие порт ввода.

Программа начинает преобразование для некоторого канала, выводя соответствующее испытуемое число. Это число преобразуется в аналоговое напряжение и сравнивается с входным напряжением во всех каналах. Результаты всех сравнений программа получает через порт ввода. Далее выделяется и тестируется бит, который соответствует конкретному каналу и определяется новое пробное значение числа. Подобрав число для одного канала, МП переходит к другому каналу и т.д. Таким образом, преобразование ведется в режиме временного мультиплексирования. Метод преобразования, используемый в программе, может быть любым, включая метод последовательных приближений, методы со счетчиками и др.

---