Файл: Процессор персонального компьютера. Назначение, функции, классификация процессора (Понятие и назначение процессора)).pdf

Рисунок 2. Схема тракта данных Pentium 4

В верхней части схемы изображен блок предварительной обработки, отвечающий за выборку команд из памяти и их подготовку к выполнению. Блок получает новые инструкции из кэша L2 пакетами по 64 бит, которые декодируются в микрооперации и помещаются в кэш трасс. В кэше трасс каждые шесть микроопераций объединяются в группу, занимающую одну строку. Микрооперации из одной строки выполняются без нарушения последовательности, хотя они могут быть образованы из команд Pentium 4, отстоящих друг от друга на тысячи байтов. Для формирования более протяженных последовательностей микроопераций практикуется объединение трассируемых строк.

Если для выполнения команды Pentium требуется более четырех микроопераций, она не декодируется и не помещается в кэш трасс. Вместо этого она снабжается специальным маркером, заставляющим систему провести поиск микроопераций в памяти микрокоманд. Таким образом, логика исполнения с изменением последовательности получает микрооперации путем извлечения из кэша трасс ранее декодированных команд или оперативного поиска сложных команд (например, команды смещения строки) в памяти микрокоманд. В случае команды безусловного перехода, блок декодирования ищет предсказанный объект перехода в буфере объектов перехода (Branch Target Buffer, ВТВ) первого уровня и продолжает декодирование с соответствующего адреса. В кэше буфера объектов перехода первого уровня сохраняются 4000 последних переходов. Если необходимая команда перехода отсутствует в таблице, применяется статическое прогнозирование. При этом подразумевается, что обратный переход является частью цикла и не занят. Точность статического прогноза в случае обратного перехода очень высока.

Прямой переход считается незанятым и входящим в структуру оператора if. Точность статического прогноза в случае прямых переходов значительно ниже, чем в случае обратных.

Для прогнозирования микроопераций перехода применяется буфер трасс объектов перехода, или ВТВ трасс. Далее логика исполнения с изменением последовательности получает данные из кэша трасс емкостью 12000 микроопераций. При поступлении из блока предварительной обработки каждой последующей микрооперации (а за цикл их поступает три) блок распределения и подмены регистрирует ее в таблице, состоящей из 128 записей и называемой буфером переупорядочивания команд (ReOrder Buffer, ROB). В этом буфере хранятся данные о состоянии микрооперации, вплоть до пересортировки ее результатов. Затем блок распределения и подмены проводит проверку на предмет доступности ресурсов, нужных для выполнения микрооперации. Если ресурсы свободны, микрооперация устанавливается в одну из очередей на выполнение. Для микроопераций, исполняемых в памяти и вне памяти, предусмотрены отдельные очереди. Если выполнение микрооперации в данный момент невозможно, она откладывается, однако обработка последующих микроопераций продолжается, т. е. микрооперации часто выполняются вне их исходной последовательности. Этот принцип позволяет поддерживать за-грузку всех функциональных блоков на максимально высоком уровне. В каждый отдельно взятый момент могут одновременно обрабатываться до 126 команд, причем 48 из них могут загружаться из памяти, а 24 — сохраняться в памяти [7]. Иногда микрооперации простаивают. Это происходит, если к одному и тому же регистру для чтения или записи пытаются обратиться несколько микроопераций, и одной из них это удается, а остальным нет. Подмена целевого регистра позволяет записать результаты выполнения микрооперации в один из 120 временных регистров, а значит, выполнить эту микрооперацию немедленно. Если же все временные регистры недоступны или микрооперация попадает в ситуацию взаимозависимости (обойти которую нельзя), планировщик указывает характер возникшей проблемы в виде записи в буфере ROB. Далее после освобождения всех необходимых ресурсов, микрооперация устанавливается в одну из очередей на выполнение. Блок распределения и подмены помещает готовые к выполнению операции в одну из двух очередей. Четыре планировщика ответственны за извлечение микрокоманд из очередей. Каждый планировщик регламентирует обращения к тем или иным ресурсам:

• Планировщик 1 — АЛУ 1 и блок смещения операций с плавающей точкой.

• Планировщик 2 — АЛУ 2 и блок исполнения операций с плавающей точкой.

• Планировщик 3 - команды загрузки.

• Планировщик 4 — команды сохранения.

Планировщики и АЛУ работают на скорости, вдвое превышающей номинальную тактовую частоту, первые два планировщика могут передавать по две микрооперации за цикл. Команды загрузки и сохранения проходят через один блок исполнения, работающий на удвоенной частоте, который в течение одного цикла может вызывать по одной команде обоих типов. Таким образом, в лучшем случае (при отсутствии операций с плавающей точкой) за цикл может быть вызвано 6 целочисленных микроопераций. Два целочисленных АЛУ отличаются друг от друга. АЛУ 1 выполняет любые арифметические и логические операции и переходы. АЛУ 2 способно выполнять только команды сложения, вычитания, сдвига и циклического сдвига. Не идентичны и два блока исполнения операций с плавающей точкой. Первый из них выполняет только сдвиги и SSE-команды. Второй поддерживает арифметические операции с плавающей точкой, а также ММХ- и SSE-команды [7].

АЛУ и блоки исполнения операций с плавающей точкой получают данные от двух регистровых файлов емкостью по 128 записей. Один из этих файлов отводится для целых чисел, другой — для чисел с плавающей точкой. В них содержатся все операнды, необходимые для исполнения команд, а кроме того, они играют роль хранилища результатов. В силу подмены регистров восемь из них содержат регистры, доступные на уровне архитектуры команд (ЕАХ, ЕВХ, ЕСХ, EDX и т. д.). Кэш данных L1 является одним из компонентов высокоскоростной схемы. При емкости 8 Кбайт в нем хранятся целые числа, числа с плавающей точкой и другие типы данных. В отличие от кэша трасс, эти данные не декодируются. Функция кэша данных сводится к хранению копий байтов, находящихся в памяти. Кэш данных L1 имеет строки емкостью 64 байт. Он поддерживает сквозную запись, т. е. при изменении строки кэша она незамедлительно копируется обратно в кэш второго уровня. В течение цикла кэш данных первого уровня обрабатывает по одной операции чтения и записи. Если затребованное слово не удается обнаружить в кэше первого уровня, отправляется запрос в кэш второго уровня; последний в такой ситуации может ответить либо сразу, либо после выборки соответствующей строки из памяти. В любой момент в состоянии исполнения могут находиться до четырех запросов, направленных из кэша первого уровня в кэш второго уровня. Так как микрооперации часто выполняются вне исходной последовательности, сохранение в кэше первого уровня возможно только после пересортировки результатов всех команд, предшествующих команде сохранения. Такую пересортировку результатов с их трассировкой (отслеживанием того, где они находятся) выполняет блок пересортировки. В случае прерывания прекращается обработка всех команд, еще не прошедших пересортировку результатов. Таким образом, обеспечивается соблюдение требования, согласно которому при прерывании должны быть завершены все команды до определенной точки в программе. Если команда со-хранения прошла пересортировку результатов, но предшествующие команды еще обрабатываются, из-за невозможности обновления кэша первого уровня результаты их выполнения передаются в буфер незавершенных команд. В этом буфере можно единовременно разместить до 24 команд сохранения. Если одна из последующих команд загрузки попытается считать сохраненные данные, она из буфера незавершенных команд будет перенаправлена непосредственно к команде, которая в этот момент еще не помещена в кэш данных первого уровня. Этот процесс называется перенаправлением для загрузки (store-to-load forwarding). Таким образом, хотя микрооперации выполняются с процессором с отклонением от исходной последовательности, но возвращаются и сохраняются в кэш-памяти первого и второго уровней в заданном порядке.

Заключение

В последние годы происходят глобальные и стремительные изменения в области вычислительной техники. Основной элемент структуры ЭВМ это процессор, в настоящее время микропроцессор, и благодаря их усовершенствованию, появились малогабаритные, удобные для пользователя персональные компьютеры.

Процесс повышения быстродействия микропроцессорных устройств не только не замедляется, но и движется неуклонно вперед, поэтому сейчас существуют микропроцессоры, минимальное время выполнения команды у которых достигает 5 нс. Уже сегодня, с помощью современных микропроцессоров, создают системы управления с полосой пропускания в десятки и даже сотни Кгц. В свою очередь, аналоговые системы, несмотря на практически мгновенное протекание сигналов, также обладают конечным быстродействием из-за не идеальности компонентов и наличия паразитных реактивных связей в системе. Временные параметры цифровых систем, в отличие от аналоговых, не изменяются с течением времени и не зависят от внешних факторов.

Таким образом, в настоящее время, благодаря всему вышеперечисленному идет полномасштабное внедрение микропроцессорной техники практически во все сферы деятельности, где еще вчера господствовали аналоговые методы обработки информации.

В процессе развития микропроцессоров было разработано множество различных их архитектур.

Современные процессоры можно найти не только в таких высокотехнологичных устройствах, как компьютеры, но и в автомобилях, калькуляторах, мобильных телефонах и даже в детских игрушках.

Список использованной литературы

1. Архитектура ЭВМ и вычислительных систем: Учебник / Н.В. Максимов, Т.Л. Партыка, И.И. Попов. - 5-e изд., перераб. и доп. - М.: Форум: НИЦ ИНФРА-М, 2015 - 512 с.
2. Вычислительные машины, сети и телекоммуникационные системы: Учебно-методический комплекс. – М.: Изд. центр ЕАОИ. 2009. – 292 с.
3. Гуров. В.В. Микропроцессорные системы: Учебник – М.: НИЦ ИНФРА-М, 2017. - 336 с.
4. Догадин Н.Б. Архитектура компьютера / 3-е изд., – М.:БИНОМ. ЛЗ, 2015. - 274 с.
5. Информатика : учеб. пособие / под ред. Б.Е. Одинцова, А.Н. Романова. — 2-е изд., перераб. и доп. — Москва : Вузовский учебник ; ИНФРА-М, 2012. - 410 с.
6. Информатика: Учебник / И.И. Сергеева, А.А. Музалевская, Н.В. Тарасова. - 2-e изд., перераб. и доп. - М.: ИД ФОРУМ: НИЦ ИНФРА-М, 2014. - 384 с.
7. Информационные системы: Учебное пособие / Варфоломеева А. О., Коряковский А. В., Романов В. П. - М.: НИЦ ИНФРА-М, 2016. - 283 с.
8. Ким А. К., Перекатов В. И., Ермаков С. Г.М Микропроцессоры и вычислительные комплексы семейства «Эльбрус». — СПб.: Питер, 2013. — 272 с.
9. Колдаев В.Д., Лупин С.А. Архитектура ЭВМ: Учебное пособие – М.: ИД ФОРУМ: НИЦ ИНФРА-М, 2014. - 384 с.
10. Кузьмич, Р.И. Вычислительные системы, сети и телекоммуникации : учеб. пособие / Р.И. Кузьмич, А.Н. Пупков, Л.Н. Корпачева. - Красноярск : Сиб. федер. ун-т, 2018. - 120 с.
11. Таненбаум Э., Т. Остин Архитектура компьютера, — С-Пб., Питер, 2013. — 816 с.
12. «Информационный сайт о высоких технологиях» – http://all-ht.ru