ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 31.03.2021
Просмотров: 6846
Скачиваний: 51
446
Рис. 4.22.
Логическая схема триггера
Таблица 4.7
Таблица истинности RS-тригтера
S
R
S
R
Q
Q
Примечания
0
0
1
1
0
1
0
1
1
1
0
0
1
0
1
0
X
0
1
(1
X
1
0
1)
Хранение
Запрещено
Обозначение состояния триггера по договоренности связывается с прямым выходом. Тогда
при описанной выше комбинации входных сигналов результирующее состояние можно условно
назвать нулевым: говорят, что триггер «устанавливается в 0» или «сбрасывается». Сброс по-
английски называется «Reset», отсюда вход, появление сигнала на котором приводит к сбросу
триггера, обычно обозначают буквой R.
Проведите аналогичные рассуждения для «симметричного» случая R
=
0 и S = 1. Вы увиди-
те, что на прямом выходе получится логическая 1, а на инверсном - 0. Триггер перейдет в единич-
ное состояние - «установится» (установка по-английски - «Set»).
Теперь рассмотрим наиболее распространенную и интересную ситуацию R = 0 и S = 0 -
входных сигналов нет. Тогда на входы элементов D3 и D4. связанные с R и S будет подана и их
выходной сигнал будет зависеть от сигналов на противопо-ложных входах. Нетрудно убедится,
что такое состояние будет устойчивым. Пусть, например, на прямом выходе 1. Тогда наличие еди-
ниц на обоих входах элемента D4 «подтверждает» нулевой сигнал на его выходе. В свою очередь,
наличие 0 на инверсном выходе передается на D3 и поддерживает его выходное единичное со-
стояние. Аналогично доказывается устойчивость картины и для противоположного состояния
триггера, когда Q = 0.
Таким образом, при отсутствии входных сигналов триггер сохраняет свое «предыдущее»
состояние. Иными словами, если на вход R подать 1, а затем убрать, триггер установится в нуле-
вое состояние и будет его сохранять, пока не поступит сигнал на другой вход S. В последнем слу-
чае он перебросится в единичное состояние и после прекращения действия входного сигнала бу-
дет сохранять на прямом выходе 1. Мы видим, что триггер обладает замечательным свойством:
после снятия входных сигналов он сохраняет свое состояние, а значит может служить устройством
для хранения одного бита информации.
В заключение проанализируем последнюю комбинацию входных сигналов: R = 1 и S = 1.
Нетрудно убедиться (проделайте необходимые рассуждения самостоятельно), что в этом случае на
обоих выходах триггера установится I! Такое состояние помимо своей логической абсурдности
еще и является неустойчивым: после снятия входных сигналов триггер случайным образом перей-
дет в одно из своих устойчивых состояний. Вследствие этого, комбинация R = 1 и S = 1 никогда не
используется на практике и является запрещенной.
Мы рассмотрели простейший RS-триггер. Существуют и другие разновидности этого инте-
447
ресного и полезного устройства. Все они различаются не столько принципом работы, сколько
входной логикой, усложняющей «поведение» триггера.
Триггеры очень широко применяются в вычислительной технике. На их основе изготовля-
ются всевозможные регистры для хранения и некоторых видов обработки (например, сдвига) дво-
ичной информации, счетчики импульсов и даже интегральные микросхемы статического ОЗУ, не
требующие для сохранения информации специальных процессов регенерации. Множество тригге-
ров входят в состав любого микропроцессора.
В качестве второго примера применения логических элементов в вычислительной технике
рассмотрим устройство, называемое
сумматором
. Его назначение состоит в нахождении суммы
двух двоичных чисел. Этот узел интересен для нас тем, что он лежит в основе арифметического
устройства ЭВМ и иллюстрирует некоторые принципы выполнения вычислительных операций в
компьютере.
Для простоты начнем с изучения логической структуры простейшего возможного устрой-
ства, являющегося звеном сумматора. Это устройство -
полусумматор
- реализует сложение двух
одноразрядных двоичных, чисел, которые обозначим А и В. В результате получается, вообще го-
воря, двухразрядное двоичное число. Его младшую цифру обозначим S, а старшую, которая при
сложении многоразрядных чисел будет перенесена в старший разряд, через Со (от английских
слов «Carry out»- «выходной перенос»). Для лучшего понимания происходящего вспомните пра-
вило типа «ноль пишем, один в уме».
Обе цифры можно получить по следующим логическим формулам:
B
A
C
B
A
B
A
S
^
)
^
(
)
^
(
0
(черта над символом обозначает операцию NOT, знак ^ - конъюнкцию, знак v -
дизъюнкцию). Это легко проверить перебором всех четырех возможных случаев сочетания значе-
ний А и В, пользуясь табл. 4.5 и табл. 4.8.
Таблица 4.8
Таблица истинности для полусумматора
А
В
S
Со
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
Мысленно объединим в табл. 4.8 столбцы А, В и Со. Полученная таблица напоминает базо-
вый логический элемент И. Аналогично, сравнив первые три столбца А.В и S с имеющимися в
предыдущем разделе таблицами истинности для распространенных логических элементов, обна-
ружим подходящий для наших целей элемент «исключающее ИЛИ». Таким образом, для реализа-
ции полусумматора достаточно соединить параллельно входы двух логических элементов (рис.
4.23).
Ниже приведены два варианта логической схемы полусумматора: с использованием лишь
базовых логических элементов и с использованием логического элемента «исключающее ИЛИ».
Видно, что вторая схема существенно проще.
448
Рис. 4.23.
Логическая схема полусумматора (два варианта)
Полный одноразрядный сумматор «умеет» при сложении двух цифр учитывать возможное
наличие единицы, переносимой из старшего разряда (той, которая при обычном сложении столби-
ком остается «в уме»). Обозначим этот «бит переноса» через Ci (от английского «Carry in» -
«входной перенос»).
Таблица 4.9
Таблица истинности для полусумматора
Входы
Выходы
А
В
Ci
S
Со
0
0
0
0
0
0
0
1
1
0
0
1
1
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
При построении схемы сумматор удобно представить в виде двух полусумматоров, из ко-
торых первый суммирует разряды А и В, а второй к полученному результату прибавляет бит пере-
носа Ci.
Заметим, что для суммирования младших разрядов чисел полусумматора уже достаточно,
так как в этом случае отсутствует сигнал входного переноса.
Соединив два полусумматора как показано на рис. 4.24, получим полный сумматор, спо-
собный осуществить сложение двух двоичных разрядов с учетом возможности переноса.
Рис. 4.24.
Сумматор, составленный из двух полусумматоров
449
Рис. 4.25.
Логическая схема суммирования двух трехразрядных двоичных чисел
Перейти к многоразрядным числам можно путем последовательного соединения соответст-
вующего количества сумматоров. На рис. 4.25 представлена схема суммировання двух трехраз-
рядных двоичных чисел А + В = S; в поразрядной записи эта-операция имеет следующие обозна-
чения:
(a
3
a
2
a
1
) + (b
3
b
2
b
1
)
=
(S
4
S
3
S
2
S
1
)
Последовательность логических схем на рис. 4.23 - 4.25 отражает важнейшую в современ-
ной цифровой электронике и вычислительной технике идею последовательной интеграции. Такая
интеграция позволяет реализовать все более функционально сложные узлы современного компью-
тера.
63. ПРИМЕР ЭЛЕКТРОННОЙ РЕАЛИЗАЦИИ ЛОГИЧЕСКОГО ЭЛЕМЕНТА
Наконец, приведем обещанную выше электронную схему одного из элементарных логиче-
ских устройств. Эта схема реализует логическую операцию И-НЕ.
Основа схемы - два nрn-транзистора. Для ее понимания достаточно вспомнить, как работа-
ют транзисторы. Через такой транзистор может протекать ток от коллектора к эмиттеру (на рис.
4.26 это соответствует «от плюса к минусу») при наличии положительного напряжения на базе
(т.е. в точках А и В). Отсутствие напряжения на базе запирает этот ток.
Схема 4.26 имеет два входа А и В, через которые подается информация в виде электриче-
ского напряжения: есть напряжение - логическое «да», нет его - «нет». Выход - точка Y, наличие
разности потенциалов между которой и точкой Z рассматривается как «да», отсутствие - как
«нет». Питающее напряжение для схемы подается на левые входы («+» и «-»). Резистор R, при на-
личии тока, создает падение напряжения.
Puc. 4.26.
Электронная реализация логического элемента И-НЕ (схема на nрn-транзисторах)
Допустим, на входах А и В нет напряжения («нет» и «нет»). В последней колонке табл. 4.6
этому соответствует А = 0, В = 0. Тогда оба транзистора «заперты», ток по цепи не протекает и
между точками Y и Z есть разность потенциалов - т.е. результат операции «да», что в логических
обозначениях соответствует 1 (именно
как в
табл. 4.6). Если заперт один из транзисторов, то ре-
зультат все равно такой же (сравните с табл. 4.6). Лишь если оба транзистора открыты, ток в цепи
идет и между точками Y и Z разности потенциалов нет (падение напряжения на самих транзисто-
рах ничтожно мало по сравнению с его падением на резисторе).
За более подробными сведениями на эту тему следует обратиться к рекомендованным ниже
450
книгам.
Контрольные вопросы и задания
1. Дайте определение понятию «высказывание» и приведите несколько примеров. Не за-
будьте объяснить, какие из них истинны, а какие ложны.
2. Самостоятельно (не заглядывая в книгу) постройте таблицы истинности для всех упоми-
нающихся в тексте логических операций.
3. Вспомните, что вам известно об операциях И, ИЛИ, НЕ в языках программирования. Со-
поставьте эти знания с только что построенными вами таблицами.
4. Нарисуйте условные обозначения основных логических элементов и постройте рядом их
таблицу истинности.
5. Проанализируйте самостоятельно работу триггера и сумматора для каждой строчки таб-
лицы истинности.
6. Попробуйте нарисовать схему соединения элементов И-НЕ для получения базовых логи-
ческих операций. Если это не удастся, обратитесь за помощью к указанным ниже книгам.
Дополнительная литература к главе 4
1.
Александриди Т.М.
и др. Работа на микро-ЭВМ. - М.: Финансы и статистика, 1989.
2.
Anoкин И. А., Майстров Л.Е.
История вычислительной техники. - М.: Наука, 1980.
3.
Богумирский Б. С.
Руководство пользователя ПЭВМ. Часть 1. Санкт-Петербург: Печат-
ный Двор, 1994.
4.
Брусенцов Н П.
Микрокомпьютеры. - М.: Наука, 1985.
5.
Василевский А. М., Кропоткин М.А.. Тихонов В. В,
Оптическая электроника. -Л.: Энерго-
атомиздат, 1993.
6.
Васильев Б.М., Частиков А.П
Микропроцессоры (история, применение, технология)
//Информатика и образование. - 1993. -N 5. -С. 71-83.
7.
Гершензон Е. М., Полянина Г. Д., Соина Н. В.
Радиотехника. -
М.: Просвещение, 1989.
8.
Гутер Р. С., Полунов Ю. Л.
От абака до компьютера. - М.: Знание, 1975.
9.Джордейн Р.
Справочник программиста персональных компьютеров типа IBM PC, XT и
AT. - М.: Финансы и статистика, 1992.
10.
Еремин Е.А.
Компилятор? Это очень просто. Компьютер УКНЦ. - М.: Компьютика,
1995.-N3.-С. 25-33.
11.
Еремин Е.А., Пономарева Л. В.
Методические рекомендации по изучению основных
принципов работы ПК. - Пермь: ПГПУ, 1989.
12.
Еремин Е.А.
Как работает современный компьютер. - Пермь: из-во ПРИПИТ, 1997.
13.
Зальцман Ю.А.
Архитектура и программирование
на языке ассемблера БК-
0010.//Информатика и образование. 1990.-N4-6: 1991.-N1-5.
14.
Крук Б. И., Попов Г.Н.
...И мир загадочный за занавесом цифр... цифровая связь. - М.:
Радио и связь, 1992.
15.
Лин В.
PDP-11 и VAX-11. Архитектура ЭВМ и программирование на языке ассемблера.
- М.: Радио и связь, 1989.
16.
Майоров С.А., Кириллов В.В., Приблуда А.А.
Введение в микро-ЭВМ. - Л.:
Машиностроение, 1988.
17.
Манаев Е.И.
Основы радиоэлектроники. - М.: Радио и связь, 1990.
18.
Мнеян М.Г.
Физические принципы работы ЭВМ. - М.: Просвещение, 1987.
19.
Нортон П.. Соухэ Д.
Язык ассемблера для IBM PC. - М.: Финансы и статистика, 1992.
20.
Нортон П.
Персональный компьютер фирмы IBM и операционная система MS DOS. М.:
Радио и связь, 1992.
21.
Перегудов М.А., Халамайзер А. Я.
Бок о бок с компьютером. - М.: Высшая школа,1987.
22.
Поляков В. Т.
Посвящение в радиоэлектронику. - М.: Радио
и связь, 1990.
23. Смит Б.Э., Джонсон М.Т.
Архитектура и программирование процессора INTEL 80386. -
М.: Конкорд. 1992.
24.
Токхейм Р.
Основы цифровой электроники. - М.: Мир, 1988.
25. Толковый словарь по вычислительным системам / Под ред. В.Иллингуорта и др. - М.: