Файл: Дешиф-1.doc

Скачать файл (0,18Мб)

Заказать решение

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 10.12.2021

Просмотров: 62

Скачиваний: 1

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

Лабораторна робота №2

Синтез та дослідження дешифраторів

Мета роботи: Синтезувати та виконати моделювання схеми дешифратора для виконання заданої функції. Дослідити його роботу з використанням часових діаграм, побудованих у Micro-Cap.

1 ДЕШИФРАТОРИ

1.1 Загальна характеристика дешифраторів

Дешифратором називається функціональний вузол комп'ютера, призначений для перетворення кожної комбінації вхідного двійкового коду в керуючий сигнал лише на одному із своїх виходів. У загальному випадку дешифратор має n однофазних входів (іноді 2n парафазних) і т = 2ⁿ виходів, де n — розрядність (довжина) коду, який дешифрується. Дешифратор з максимально можливим числом виходів т = 2ⁿ називається повним. Функціонування повного дешифратора описується системою логічних виразів вигляду:

;

……………………….

де Х₁, ..., Х_n — вхідні двійкові змінні; F₀, F₁.....F_m-1 — вихідні логічні функції, що являють собою мінтерми (конституєнти 1) n змінних.

Індекс функції F_i визначає номер обраного виходу і відповідає десятковому еквіваленту вхідного коду. Вихід, на якому з'являється керуючий сигнал, називається активним. Якщо значення сигналу на активному виході відображається лог. 1, то на решті пасивних виходів встановлюється лог. 0. Двійковий код, який вміщує завжди тільки одну одиницю, а інші — нулі, називається унітарним. Тому дешифратор є перетворювачем вхідного позиційного коду в унітарний вихідний код.

У дешифраторах в інтегральному виконанні стан активного виходу часто відображається значенням лог. 0, а на інших пасивних виходах установлюється лог. 1. Функціонування повного дешифратора з інверсними виходами представляється системою виду:

;

………………………………..

де L₀, L₁, ... , L_m_-1 — вихідні логічні функції, що є макстермами (конституєнти 0) n змінних.

Індекс функції L_i визначає номер вибраного виходу і відповідає десятковому еквіваленту вхідного коду. Між двома видами вихідних функцій існує простий зв'язок:

Дешифратори класифікують за такими ознаками:

• способом структурної організації — одноступеневі (лінійні) і багатоступеневі, в тому числі пірамідальні та прямокутні (матричні);

• форматом вхідного коду — двійкові, двійково-десяткові;

• розрядністю коду, який дешифрується — 2, 3, ...,n;

• формою подачі вхідного коду — з однофазними і парафазними входами;

• кількістю виходів — повні й неповні дешифратори;

• видом вхідних стробуючих сигналів — в прямому або інверсному значеннях;

• типом використовуваних логічних елементів — І, НІ, АБО, НЕ І, НЕ АБО і т.д. До основних характеристик дешифратора відносять: число ступенів (каскадів) дешифрації, кількість використаних логічних елементів або мікросхем, загальне число входів логічних елементів, час дешифрації і споживану потужність. Умовні графічні позначення дешифраторів на електричних схемах показані на рис.1.

Логічна функція дешифратора позначається буквами DC (decoder). Мітки лівого додаткового поля в умовному позначенні відображають десяткові ваги вхідних змінних, а мітки правого додаткового поля відповідають десятковим еквівалентам вхідних комбінацій двійкових змінних. У схему дешифраторів вбудовуються один або два стробуючих (дозволяючих) входи, наприклад, W (рис.1, б). За допомогою сигналу на вході W визначається момент спрацювання дешифратора; крім того, вхід W використовується для нарощування розрядності вхідного коду. На практиці повний дешифратор на n входів і т виходів для стислості називають дешифратором "з n в т" або "n т". Наприклад, дешифратор "з 3 у 8" — активізується одна з восьми вихідних ліній.

В комп'ютерах дешифратори використовують для виконання таких операцій:

• дешифрації коду операції, записаного в регістр команд процесора, що забезпечує вибір потрібної мікропорами;

• перетворення коду адреси операнда в команді в керуючі сигнали вибору заданої комірки пам'яті в процесі записування або читання інформації;

• забезпечення візуалізації на зовнішніх пристроях;

• реалізації логічних операцій та побудови мультиплексорів і демультиплексорів.

Використання дешифраторів для дешифрації коду операції і адреси операнда, розташованих в регістрі команд процесора, показано на рис. 4.2. Дешифрація коду операції в пристрої керування (ПК) визначає тип машинної команди. Дешифрація адреси операнда в оперативній пам'яті (ОП) забезпечує доступ до вказаної комірки пам'яті для записування або зчитування даних.

1.2 Лінійні дешифратори на два входи і чотири виходи

У лінійному дешифраторі "з n в т" кожна вихідна функція F_i реалізується повністю окремим n-вхідним логічним елементом при використанні парафазного вхідного коду. Логіка роботи повних дешифраторів на два входи Х₁, Х₂ і чотири прямих виходи F₀, F₁, F₂, F₃ і чотири інверсних виходи L₀, L₁, L₂, L₃ наведена в табл. 1 и 2 відповідно.

Таблиця 1 Таблиця2

X₂	X₁	F₀	F₁	F₂	F₃
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

X₂	X₁	L₀	L₁	L₂	L₃
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

За даними табл. 1 отримують систему логічних функцій в ДДНФ:

; ; ; . (1)

Для лінійного дешифратора зі стробуючим входом W система рівнянь (1) набуває вигляду:

; ; ; . (2)

Схеми лінійних дешифраторів на основі рівнянь (1) и (2) показані на рис. 3.

У схемі, зображеній на рис. 3, б використовується однофазний вхідний код, оскільки інверсії змінних утворюються елементами НІ. Якщо сигнал на стробуючому вході W = 0, то робота дешифратора блокується — на всіх виходах установлюються логічні нулі незалежно від значень вхідних змінних. При W = 1 дешифратор функціонує згідно з табл. 4.1.

За даними табл.2 записується система логічних функцій в ДКНФ:

; ; ; . (3)

Схема лінійного дешифратора з парафазним вхідним кодом та інверсними виходами, побудована згідно з рівнянням (3) на елементах ЧИ, показана на рис. 4, а.

Для лінійного дешифратора із стробуючим W входом система керування (3) набуває вигляду:

; ; (4)

; .

Схема лінійного дешифратора на основі рівнянь (4) показана на рис. 4, б.

Тут використовується однофазний вхідний код, оскільки інверсії змінних утворюються елементами НЕ. Якщо сигнал на стробуючому вході W = 1, то робота дешифратора блокується — на всіх виходах встановлюються лог. 1 незалежно від значень вхідних змінних. При W = 0 дешифратор функціонує згідно з табл. 2.

1.3 Пірамідальні дешифратори

У пірамідальному дешифраторі число ступенів на одиницю менше розрядності вхідного коду, тобто К = n - 1. В усіх ступенях використовуються тільки двовходові логічні елементи. На першому ступені використовуються лінійні дешифратори на два входи і чотири виходи. Число логічних елементів у кожному ступені дорівнює M_i = 2ⁱ⁺¹, де i = 1, 2, ..., k. Це означає, що кожен подальший ступінь має в два рази більше елементів, ніж попередній. Вихід елемента i-го ступеня підключається до входів тільки двох елементів (i+1)-го ступеня.

Пірамідальна структура для реалізації повного дешифратора "з 3 в 8" описується системою мінтермів виду:

; ; … .

Схема пірамідального дешифратора з парафазним вхідним кодом на три входи і вісім виходів показана на рис.5.

На першому ступені дешифруються змінні Х₂ і Х₁, на другому ступені добавляється розряд Х₃. При більшому числі розрядів дешифрованого коду, наприклад, n > 10, пірамідальний дешифратор в n/4 економічніше лінійного.

Основним недоліком пірамідального дешифратора є велике число ступенів, що суттєво збільшує час дешифрації коду.

1.4 Прямокутні дешифратори

Прямокутний дешифратор будується за двоступеневою схемою. При цьому вхідний код розбивається на дві групи по n/2 розрядів при парному n; при непарній розрядності групи вміщують нерівне число змінних. Дві групи змінних декодуються на першому ступені двома повними лінійними (можливо і пірамідальними) дешифраторами, а на другому ступені формуються вихідні функції.

Умовно вважають, що один з дешифраторів першого ступеня формує адреси рядків матриці, а другий — адреси стовпчиків матриці. На перетині ліній рядків і стовпчиків підключається т = 2ⁿ двовходових схем збігу, які утворюють другий, вихідний ступінь дешифратора. При парному n матриця вентилів квадратна, при непарному n — прямокутна. Тому такі дешифратори називаються матричними або прямокутними.

Запишемо систему вихідних функцій повного дешифратора "з 4 в 16" у вигляді таких скорочених значень:

; ; ; ;

; ; ; ; (5)

; ; ; ;

; ; ; .

де введені дворозрядні функції a_n і b_n які реалізуються дешифраторами рядків і стовпчиків відповідно:

; ; ; ; (6)

; ; ; .

Схема прямокутного дешифратора на основі рівнянь (5) і (6) показана на рис. 6.

При великому числі розрядів прямокутний дешифратор майже у n/2 рази економічніший лінійного і у два рази — пірамідального.

1.5 Багатоступеневі дешифратори. Каскадування дешифраторів

Принцип побудови багатоступеневих дешифраторів полягає у послідовному розбитті вхідного багаторозрядного коду до отримання у кожній групі двох-трьох розрядів. Як приклад на рис.7 показано розбиття коду, який дешифрується для n = 10 i n = 13. Після цього багатоступенева схема дешифратора зображується у вигляді з'єднання ряду лінійних схем.

Під каскадуванням (нарощуванням) розуміють спосіб з'єднання дешифраторів у вигляді мікросхем середнього ступеня інтеграції для одержання більшої розрядності вхідного коду. З'єднання двох трирозрядних дешифраторів для декодування чотирирозрядного коду показано на рис. 8.

Вхідні змінні Х₁ , Х₂ і Х₃ подаються паралельно на входи обох дешифраторів: змінна Х₄ подається безпосередньо на вхід стробування першого дешифратора, через інвертор — на вхід стробування другого дешифратора.

Ця каскадна схема працює так. Якщо значення старшого розряду вхідного коду Х₄ = 0, то в роботу включається перший дешифратор з інверсними вісьмома виходами L₀, …, L₇, при цьому другий дешифратор блокований (вимкнений) і на його виходах L₈, ..., Z,₁₅ встановлюються високі рівні. При Х₄ = 1 блокується перший дешифратор і включається в роботу друга мікросхема.

Таким чином, через наявність стробуючого входу два трирозрядних дешифратори утворюють схему дешифрації чотирирозрядного коду.

Хід роботи

Отримати у викладача варіант завдання для виконання роботи.
Ознайомитися з принципами побудови та характеристиками дешифраторів.
Синтезувати схему дешифратора з додатковим логічним елементом для виконання заданої функції.
Створити схему лінійного дешифратора в ППП Micro-Cap.

4.1 Створити в ППП Micro-Cap файл з новою назвою.

4.2 Розмістити в створеному файлі генератор на чотири виходи. Для цього в текстовому меню вибрати генератор (Component - Digital Primitives – Stimulus Generator - Stim4) та описати його параметри.

4.3 Створити групу ліній для прямих та інверсних значень сигналів генератора. Для отримання інверсних значень сигналів використати інвертори (Component - Digital Primitives – Standart gates – Inverters - Inverter).

4.4 Побудувати схему лінійного дешифратора у створеному файлові з використанням логічних елементів І (And) на 4 входи без використання затримки (Component - Digital Primitives - Standart gates - And gates - And 4).

4.5 Доповнити схему логічним елементом АБО (Or) на 5 (або більше входів) для реалізації заданої функції.

4.6 Присвоїти імена вхідним, проміжним та вихідній лініям, наприклад, вхідні X1, X2, X3, X4, проміжні Y1, Y2, …, Y16 та вихідна А1.

Виконати моделювання і отримати часові діаграми роботи дешифратора для виконання заданої функції.
1. Перейти до виконання програми моделювання роботи дешифратора. Для цього в текстовому меню вибрати опцію Analysis – Transient і визвати таблицю для опису полів часової діаграми.
2. Описати вхідні та вихідні сигнали з використанням полів X і Y Expression (вказати точки для побудови часової діаграми, наприклад, описати точки d(X1), d(X2), d(X3), d(X4)) та X і Y Range (вказати часовий діапазон перегляду сигналів).
3. Отримати часові діаграми (використати піктограму Run для побудови діаграм).
Вказати затримку сигналів для логічних елементів схеми відповідно до завдання. Отримати нові часові діаграми.
Порівняти часові діаграми, зробити висновки.
Оформити звіт по лабораторній роботі та захистити його у викладача.