Файл: Дискретные элементы и дискретные устройства понятия, свойства, класся Элемент.docx

ВУЗ: Не указан

Категория: Не указан

Дисциплина: Не указана

Добавлен: 22.11.2023

Просмотров: 48

Скачиваний: 2

ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.

Регистрами называются устройства, выполняющие функции приема, хранения, логической обработки и передачи информации. Информация в регистре хранится в виде числа (слова), представленного комбинацией сигналов "0" и "1". Каждому разряду числа, записываемому в регистр, соответствует свой разряд регистра В регистре могут выполняться следующие основные операции над n-разрядным входным кодом х1, x2, x3, ..., хn: а) предварительная установка регистра; б) прием и хранение кода числа х1, x2, x3, ..., хn из другого устройства; в) передача кода числа из регистра в другое устройство (в сумматор, в запоминающее устройство, в другой регистр и т. д.); г) сдвиг хранимого в регистре кода на один или несколько разрядов вправо или влево; д) преобразование последовательного кода в параллельный и наоборот; е) поразрядные логические операции. Классифицируются регистры по способу приема и выдачи кода числа (параллельные, последовательные, параллельно-последовательные), по количеству каналов передачи информации (парафазные и однофазные), по способу тактирования (однотактного и многотактного действия).

Для приема любого кода числа х1, х2, х3, ..., хn и его выдачи применяются системы входных и выходных логических схем.

На рисунке 2.3 приведена функциональная схема регистра на асинхронных RS-триггерах, которая позволяет принимать числа, заданные в параллельном коде потенциальными однофазными сигналами, поступающими на входы системы входных схем "И", и осуществлять выдачу этого числа или с выходов Q (прямой код числа), или с выходов (инверсный код) с помощью элементов 2И-ИЛИ.

П осле подачи сигнала У1 триггеры регистра устанавливаются в состояние 000. Поданный на шину приема числа импульсный сигнал У2проходит на единичные (S) входы триггеров регистра только в тех разрядах, где хi = 1. Если код числа х1, x2, х3 задан в виде импульсных сигналов, то необходима синхронизация передачи сигналов информационного кода и сигнала приема кода. При использовании синхронных RS-триггеров входные логические элементы И исключаются, а функции сигнала У2выполняет синхросигнал, подаваемый в триггер. Функциональная схема регистра на синхронных
RS-триггерах приведена на рисунке 2.1. Здесь прием информации в регистр осуществляется в парафазном коде (х1, ; x2, ; x3, ) без предварительной установки и за один такт. При этом на S-вход каждого триггера подается код данного разряда числа (хi), на вход R– его инверсия ( ).

Выдача числа из регистра может осуществляться как в прямом, так и в инверсном коде. С прямых выходов триггеров регистра снимается прямой код, с инверсных – инверсный. При парафазной выдаче числа используются одновременно оба выхода каждого триггера, при однофазной – только один из них. Так, в схеме, представленной на рисунке 2.3 длявыдачи информации в прямом коде используется сигнал У3, а в инверсном – У4. При парафазной выдаче прямого и инверсного кодов используются две схемы 2И-ИЛИ на один разряд.

  1. Мультиплексоры и демультиплексоры. Понятие, структуры, способы синтеза.

Мультиплексор – это устройство, предназначенное для коммутации одного из информационных входов D0, D1, ..., Dn, адрес которого задается на управляющих входах А1, А2, ..., Аk (причем n=2k ‑ 1) на выход Q, при подаче сигнала синхронизации на вход С (если последний имеется). При необходимости коммутации n направлений в одно и наличии мультиплексоров с n входами каждому направлению присваивают свой номер от 0 до n. Кодовые комбинации номеров поступают на управляющие входы мультиплексора, а сигналы коммутируемых линий – на информационные входы, причем линия с номером Ni подается на вход Ni. Если число входов мультиплексора больше числа коммутируемых линий, часть входов со старшими номерами не будет использоваться. На неиспользуемые входы подается константа 0.

Демультиплексор (рисунок 4.4) – это устройство, предназначенное для коммутации входа данных D на один из выходов Q1, Q2, ..., Qn, адрес которого выбирается при помощи управляющих входов А1, А2, ..., Аk (причем

n = 2k  1), при подаче сигнала синхронизации на вход С (если последний имеется). Демультиплексор имеет принцип действия, обратный мультиплексору

  1. Регистры. Сдвигающие регистры: пример реализации и принцип действия.

Регистрами называются устройства, выполняющие функции приема, хранения, логической обработки и передачи информации. Информация в регистре хранится в виде числа (слова), представленного комбинацией сигналов "0" и "1". В регистре могут выполняться следующие основные операции над n-разрядным входным кодом х1, x2, x3, ..., хn: а) предварительная установка регистра; б) прием и хранение кода числа х1, x2, x3, ..., хn из другого устройства; в) передача кода числа из регистра в другое устройство (в сумматор, в запоминающее устройство, в другой регистр и т. д.); г) сдвиг хранимого в регистре кода на один или несколько разрядов вправо или влево; д) преобразование последовательного кода в параллельный и наоборот; е) поразрядные логические операции. Сдвигающий регистр служит для хранения кода числа и выполнения операции сдвига кода. Сдвиг кода – это перемещение в регистре кода числа на какое-либо число разрядов влево или вправо.



  1. Синтез ФАЛ на мультиплексорах. Алгоритм синтеза ФАЛ на синхронных мультиплексорах.

М ультиплексоры могут быть использованы при синтезе логических функций. Часто это позволяет сократить число используемых для синтеза микросхем (корпусов) по сравнению с синтезом функций алгебры логики (ФАЛ) на обычных логических элементах. ФАЛ k переменных может быть реализована одной микросхемой мультиплексора с k управляющими и 2k – 1 информационными входами. В этом случае на информационные входы подаются константы 1 или 0 в зависимости от значения ФАЛ при соответствующем наборе переменных, подаваемых на управляющие входы. Использование синхронизирующего входа мультиплексора. Наличие синхронизирующего входа позволяет расширить возможности реализации ФАЛ на мультиплексорах. Приведем
алгоритм реализации ФАЛ k переменных с использованием двух мультиплексоров с синхронизирующими входами: 1) написание заданной ФАЛ в ДНФ; 2) разложение заданной ФАЛ по переменной с индексом i; 3) нахождение выражения функций F0 и F1 переменных (k1); 4) реализация ФАЛ F0 и F1 на мультиплексорах с(k2) управляющими входами. Сигналы, соответствующие (k 2) переменным, подать параллельно на управляющие входы обоих мультиплексоров; 5) подача сигнала, соответствующего переменной с индексом i на стробирующий вход первого мультиплексора, реализующего ФАЛ F1, и через инвертор – на стробирующий вход второго мультиплексора, реализующего ФАЛ F0; 6) объединение прямых выходов мультиплексоров, используя элемент ИЛИ.



  1. Регистры: назначение, классификация, области применения. Регистры памяти: пример реализации и принцип действия.

Регистрами называются устройства, выполняющие функции приема, хранения, логической обработки и передачи информации. Информация в регистре хранится в виде числа (слова), представленного комбинацией сигналов "0" и "1". Каждому разряду числа, записываемому в регистр, соответствует свой разряд регистра В регистре могут выполняться следующие основные операции над n-разрядным входным кодом х1, x2, x3, ..., хn: а) предварительная установка регистра; б) прием и хранение кода числа х1, x2, x3, ..., хn из другого устройства; в) передача кода числа из регистра в другое устройство (в сумматор, в запоминающее устройство, в другой регистр и т. д.); г) сдвиг хранимого в регистре кода на один или несколько разрядов вправо или влево; д) преобразование последовательного кода в параллельный и наоборот; е) поразрядные логические операции. Классифицируются регистры по способу приема и выдачи кода числа (параллельные, последовательные, параллельно-последовательные), по количеству каналов передачи информации (парафазные и однофазные), по способу тактирования (однотактного и многотактного действия).

  1. Синтез ФАЛ на мультиплексорах. Алгоритм синтеза ФАЛ на асинхронных мультиплексорах. (2 стр 24)


Мультиплексоры могут быть использованы при синтезе логических функций. Часто это позволяет сократить число используемых для синтеза микросхем (корпусов) по сравнению с синтезом функций алгебры логики (ФАЛ) на обычных логических элементах. ФАЛ k переменных может быть реализована одной микросхемой мультиплексора с k управляющими и 2k – 1 информационными входами. В этом случае на информационные входы подаются константы 1 или 0 в зависимости от значения ФАЛ при соответствующем наборе переменных, подаваемых на управляющие входы. Приведем алгоритм реализации ФАЛ k переменных на мультиплексорах с ky управляющими входами: 1) написание заданной ФАЛ в дизъюнктивной нормальной форме (ДНФ); 2) разложение ФАЛ по ky переменным; 3) нахождение выражения функций Fi переменных kky: Fi(xk ky, xkky+1, …, xk). Номер функции Fi совпадает с номером набора ky переменных, по которым раскладывается заданная ФАЛ; 4) подача на управляющие входы мультиплексора сигналов, соответствующих ky переменным, по которым раскладывается ФАЛ; 5) подача на информационные входы мультиплексора сигналов, соответствующих значениям функций fi.

  1. Функции алгебры логики. Понятие, способы задания. Канонические формы ФАЛ.

АЛ является разделом математической логики. Функцию f(X1, X2, …, Xn) называют функцией алгебры логики, если она, как и ее переменные, может принимать только два значения: логический 0 и логическую 1 Существует множество способов задания ФАЛ. Среди них наиболее известны такие способы, как: 1) табличный; 2) графический; 3) координатный (при помощи карт Карно); 4) числовой; 5) аналитический; 6) на основе диаграмм двоичного решения; 7) при помощи диаграмм Венна; 8) с использованием контактных схем Каноническими формами представления функций алгебры логики являются дизъюнктивная нормальная форма и конъюнктивная нормальная форма.

Совершенная дизъюнктивная нормальная форма (СДНФ) представляет собой алгебраическое выражение, которое принимает значение, равное 1 на тех наборах переменных, на которых значение заданной функции равно 1.