Файл: 1. Основные параметры и характеристики логических элементов.docx
ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 22.11.2023
Просмотров: 323
Скачиваний: 3
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Если имеется -разрядный сдвиговый регистр, то можно генерировать циклические последовательности длиной [1].
Рассмотрим методику структурного проектирования генераторов этого типа.
Пример 5.9. Спроектировать на основе сдвиговых регистров генератор последовательности кодов 0–1–3–7–6–5–2–4.
Решение. Составим таблицу состояний и запишем функции переходов для первого разряда регистра (табл. 5.14 и рис. 5.26).
Таблица 5.14
Таблица состояний генератора кодов 0–1–3–7–6–5–2–4
Рис. 5.26. Карта Карно для функций переходов первого разряда регистра
С
помощью словаря переходов для выбранного типа триггеров получаем и минимизируем функции входов триггеров. Обычно в сдвиговых регистрах используются D-триггеры, поэтому для проектируемого генератора получаем следующую карту Карно (рис. 5.27).
Рис. 5.27. Карта Карно функции
После минимизации (объединяем нули)
. (5.17)
Составляем логическую схему генератора путем построения управляющей комбинационной схемы, реализующей полученную функцию входов (5.17) и ее подключения к входу первого разряда сдвигового регистра, содержащего . При использовании элемента И–ИЛИ–НЕ получаем структуру проектируемого генератора (рис. 5.28).
Для получения циклических последовательностей длиной из таблицы исключают часть состояний.
Рис. 5.28. Структурная схема генератора кодов на основе сдвигового регистра
Кольцевые генераторы часто используются для получения числовых последовательностей максимальной длины. В качестве примера можно привести схему генератора с функцией , который формирует последовательность из 15 четырехразрядных чисел. Порядок их появления 8–4–2–9–12–6–3–5–2–13–14–15–7–3–2 можно считать случайным, а повторение чисел происходит через тактов, где – число разрядов регистра. Поэтому такие схемы называют генераторами псевдослучайных последовательностей. Генераторы, имеющие , широко используются в цифровой аппаратуре для формирования множества тестовых сигналов, необходимых для контроля и диагностики неисправностей.
Достоинством генераторов данного типа является использование сдвигового регистра, построенного из однотипных триггеров, благодаря чему существенно упрощается топологическое проектирование генератора и уменьшается требуемая площадь кристалла. Однако генераторы на основе регистров образуют только циклические последовательности чисел. Для реализации любых нециклических последовательностей требуется использовать дополнительный комбинационный преобразователь кодов, включаемый на выходе генератора. При этом основные параметры генератора (быстродействие, мощность, площадь кристалла) несколько ухудшаются.
58. Определение делительной частоты. Синтез делителей частоты
Делитель частоты – устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения импульсов, в некоторое число раз меньшую, чем частота импульсов входной последовательности [1, 7].
Отличие делителей частоты от счетчиков состоит в следующем. В счетчике каждая комбинация состояний триггеров определяет в некоторой системе счисления число импульсов, поступивших к данному моменту времени. В делителе частоты последовательность состояний может быть выбрана произвольной, важно лишь обеспечить заданный период цикла N. Последовательность состояний выбирается из соображений обеспечения при заданном N наибольшей простоты межтриггерных связей. Эти связи должны выполняться непосредственным соединением выходов одних триггеров со входами других без логических элементов. Счетчик, имеющий то же значение
N, может исполнять роль делителя частоты, однако следует иметь в виду, что такое решение будет неэкономичным.
Рассмотрим схемы делителей частоты с различными коэффициентами деления N [1, 7].
Пример 5.10. Построить делитель частоты с коэффициентом деления .
Решение. Схема делителя приведена на рис. 5.29. Период импульсной последовательности на выходе триггера оказывается вдвое больше периода следования импульсов на входе. Следовательно, , т.е. частота следования импульсов на выходе в два раза ниже, чем на входе.
Пример 5.11. Построить делители частоты с коэффициентами деления и .
Решение. На рис. 5.29, б показано последовательное соединение делителей частоты с коэффициентом деления, равным двум, при котором выход каждого из делителей подключен к входу следующего. На выходе каждого делителя частота следования импульсов вдвое ниже, чем на входе. При каскадах подобного деления частота выходной последовательности окажется равной .
Подключение дополнительного JK-триггера (рис. 5.29, б) к счетчику с модулем счета позволяет получить счетчик с модулем счета .
Рис. 5.29. Схемы делителей частоты с коэффициентами (а),
и (б)
59. Синтез делителей частоты с и .
Пример 5.11. Построить делители частоты с коэффициентами деления и .
Решение. Счетчик с периодом цикла (рис. 5.32, а) имеет простейшие межтриггерные связи без логических элементов. Этот счетчик может одновременно служить и делителем частоты с коэффициентом .
Схема делителя с и его временная диаграмма работы приведены на рис. 5.30, таблица состояний – в табл. 5.15.
Таблица 5.15
Таблица состояний делителя частоты с коэффициентом деления
Как видно из временной диаграммы, на выходах триггеров всегда образуется последовательность импульсов с частотой в пять раз более низкой, чем частота импульсов на входе делителя.
Рис. 5.30. Схема делителя частоты с коэффициентом деления (а) и его временные диаграммы (б)
Каскадные делители частоты. В тех случаях, когда коэффициент деления не является простым числом и может быть представлен произведением вида ,схема делителя строится в виде каскадного соединения делителей, имеющих коэффициенты деления , , , …, (рис. 5.31).
Примером такого каскадного построения делителей является рассмотренный ранее делитель с коэффициентом .
Рис. 5.31. Каскадный делитель частоты
60. Цифровые запоминающие устройства
Цифровые запоминающие устройства (ЗУ) предназначены для записи, хранения и выдачи информации, представленной в виде цифрового кода.
В составе микропроцессорных систем выделяют следующие типы памяти:
– регистровая память или сверхоперативное запоминающее устройство (СОЗУ) представляет собой совокупность регистров общего назначения. Обращение к СОЗУ не требует от микропроцессора выставления адреса на адресную шину при считывании и записи информации, поэтому операции с этим типом памяти являются наиболее быстродействующими.
– кэш-память – это оперативное ОЗУ статического типа емкостью 1–64 Кбайт, встроенное непосредственно в микропроцессор. Кэш-память работает на тактовой частоте процессора. В моделях i386, i486 кэш-память – общая для данных и команд, в Pentium кэш-память состоит из двух блоков – отдельно для команд и данных.
– оперативное запоминающее устройство (ОЗУ или RAM) – устройства памяти цифровой информации, объединенные со схемами управления, обеспечивающие режимы записи, хранения и считывания информации в процессе ее обработки. Оперативная память является энергозависимой, так как записанная в ней информация теряется при отключении питания.
Оперативные запоминающие устройства подразделяются на статические (SRAM) и динамические (DRAM).
– постоянное запоминающее устройство (ПЗУ или ROM) – устройства памяти, содержащие информацию, которая не должна изменяться в процессе выполнения программы. Эта информация заносится в ПЗУ при изготовлении или на этапе его программирования в программаторе, и в процессе работы микропроцессорной системы может только считываться. Постоянная память используется для хранения таблиц, констант, кодов команд программ, стандартных подпрограмм, например, подпрограмм BIOS, DOS. БИС ПЗУ являются энергонезависимыми.
Рассмотрим методику структурного проектирования генераторов этого типа.
Пример 5.9. Спроектировать на основе сдвиговых регистров генератор последовательности кодов 0–1–3–7–6–5–2–4.
Решение. Составим таблицу состояний и запишем функции переходов для первого разряда регистра (табл. 5.14 и рис. 5.26).
Таблица 5.14
Таблица состояний генератора кодов 0–1–3–7–6–5–2–4
| № сост. | | | | | | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 01 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 11 |
| 3 | 0 | 1 | 1 | 1 | 1 | 1 | 11 |
| 7 | 1 | 1 | 1 | 1 | 1 | 0 | 10 |
| 6 | 1 | 1 | 0 | 1 | 0 | 1 | 01 |
| 5 | 1 | 0 | 1 | 0 | 1 | 0 | 10 |
| 2 | 0 | 1 | 0 | 1 | 0 | 0 | 00 |
| 4 | 1 | 0 | 0 | 0 | 0 | 0 | 00 |
Рис. 5.26. Карта Карно для функций переходов первого разряда регистра
С
помощью словаря переходов для выбранного типа триггеров получаем и минимизируем функции входов триггеров. Обычно в сдвиговых регистрах используются D-триггеры, поэтому для проектируемого генератора получаем следующую карту Карно (рис. 5.27).
Рис. 5.27. Карта Карно функции
После минимизации (объединяем нули)
. (5.17)
Составляем логическую схему генератора путем построения управляющей комбинационной схемы, реализующей полученную функцию входов (5.17) и ее подключения к входу первого разряда сдвигового регистра, содержащего . При использовании элемента И–ИЛИ–НЕ получаем структуру проектируемого генератора (рис. 5.28).
Для получения циклических последовательностей длиной из таблицы исключают часть состояний.
Рис. 5.28. Структурная схема генератора кодов на основе сдвигового регистра
Кольцевые генераторы часто используются для получения числовых последовательностей максимальной длины. В качестве примера можно привести схему генератора с функцией , который формирует последовательность из 15 четырехразрядных чисел. Порядок их появления 8–4–2–9–12–6–3–5–2–13–14–15–7–3–2 можно считать случайным, а повторение чисел происходит через тактов, где – число разрядов регистра. Поэтому такие схемы называют генераторами псевдослучайных последовательностей. Генераторы, имеющие , широко используются в цифровой аппаратуре для формирования множества тестовых сигналов, необходимых для контроля и диагностики неисправностей.
Достоинством генераторов данного типа является использование сдвигового регистра, построенного из однотипных триггеров, благодаря чему существенно упрощается топологическое проектирование генератора и уменьшается требуемая площадь кристалла. Однако генераторы на основе регистров образуют только циклические последовательности чисел. Для реализации любых нециклических последовательностей требуется использовать дополнительный комбинационный преобразователь кодов, включаемый на выходе генератора. При этом основные параметры генератора (быстродействие, мощность, площадь кристалла) несколько ухудшаются.
58. Определение делительной частоты. Синтез делителей частоты
Делитель частоты – устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения импульсов, в некоторое число раз меньшую, чем частота импульсов входной последовательности [1, 7].
Отличие делителей частоты от счетчиков состоит в следующем. В счетчике каждая комбинация состояний триггеров определяет в некоторой системе счисления число импульсов, поступивших к данному моменту времени. В делителе частоты последовательность состояний может быть выбрана произвольной, важно лишь обеспечить заданный период цикла N. Последовательность состояний выбирается из соображений обеспечения при заданном N наибольшей простоты межтриггерных связей. Эти связи должны выполняться непосредственным соединением выходов одних триггеров со входами других без логических элементов. Счетчик, имеющий то же значение
N, может исполнять роль делителя частоты, однако следует иметь в виду, что такое решение будет неэкономичным.
Рассмотрим схемы делителей частоты с различными коэффициентами деления N [1, 7].
Пример 5.10. Построить делитель частоты с коэффициентом деления .
Решение. Схема делителя приведена на рис. 5.29. Период импульсной последовательности на выходе триггера оказывается вдвое больше периода следования импульсов на входе. Следовательно, , т.е. частота следования импульсов на выходе в два раза ниже, чем на входе.
Пример 5.11. Построить делители частоты с коэффициентами деления и .
Решение. На рис. 5.29, б показано последовательное соединение делителей частоты с коэффициентом деления, равным двум, при котором выход каждого из делителей подключен к входу следующего. На выходе каждого делителя частота следования импульсов вдвое ниже, чем на входе. При каскадах подобного деления частота выходной последовательности окажется равной .
Подключение дополнительного JK-триггера (рис. 5.29, б) к счетчику с модулем счета позволяет получить счетчик с модулем счета .
Рис. 5.29. Схемы делителей частоты с коэффициентами (а),
и (б)
59. Синтез делителей частоты с и .
Пример 5.11. Построить делители частоты с коэффициентами деления и .
Решение. Счетчик с периодом цикла (рис. 5.32, а) имеет простейшие межтриггерные связи без логических элементов. Этот счетчик может одновременно служить и делителем частоты с коэффициентом .
Схема делителя с и его временная диаграмма работы приведены на рис. 5.30, таблица состояний – в табл. 5.15.
Таблица 5.15
Таблица состояний делителя частоты с коэффициентом деления
| № сост. | | | | | | |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 |
| 2 | 0 | 1 | 1 | 1 | 1 | 0 |
| 3 | 1 | 1 | 0 | 1 | 0 | 0 |
| 4 | 1 | 0 | 0 | 0 | 0 | 0 |
| 5 | 0 | 0 | 0 | 0 | 0 | 1 |
| 6 | 0 | 0 | 1 | 0 | 1 | 1 |
| … | … | … | … | … | … | … |
Как видно из временной диаграммы, на выходах триггеров всегда образуется последовательность импульсов с частотой в пять раз более низкой, чем частота импульсов на входе делителя.
Рис. 5.30. Схема делителя частоты с коэффициентом деления (а) и его временные диаграммы (б)
Каскадные делители частоты. В тех случаях, когда коэффициент деления не является простым числом и может быть представлен произведением вида ,схема делителя строится в виде каскадного соединения делителей, имеющих коэффициенты деления , , , …, (рис. 5.31).
Примером такого каскадного построения делителей является рассмотренный ранее делитель с коэффициентом .
Рис. 5.31. Каскадный делитель частоты
60. Цифровые запоминающие устройства
Цифровые запоминающие устройства (ЗУ) предназначены для записи, хранения и выдачи информации, представленной в виде цифрового кода.
В составе микропроцессорных систем выделяют следующие типы памяти:
– регистровая память или сверхоперативное запоминающее устройство (СОЗУ) представляет собой совокупность регистров общего назначения. Обращение к СОЗУ не требует от микропроцессора выставления адреса на адресную шину при считывании и записи информации, поэтому операции с этим типом памяти являются наиболее быстродействующими.
– кэш-память – это оперативное ОЗУ статического типа емкостью 1–64 Кбайт, встроенное непосредственно в микропроцессор. Кэш-память работает на тактовой частоте процессора. В моделях i386, i486 кэш-память – общая для данных и команд, в Pentium кэш-память состоит из двух блоков – отдельно для команд и данных.
– оперативное запоминающее устройство (ОЗУ или RAM) – устройства памяти цифровой информации, объединенные со схемами управления, обеспечивающие режимы записи, хранения и считывания информации в процессе ее обработки. Оперативная память является энергозависимой, так как записанная в ней информация теряется при отключении питания.
Оперативные запоминающие устройства подразделяются на статические (SRAM) и динамические (DRAM).
– постоянное запоминающее устройство (ПЗУ или ROM) – устройства памяти, содержащие информацию, которая не должна изменяться в процессе выполнения программы. Эта информация заносится в ПЗУ при изготовлении или на этапе его программирования в программаторе, и в процессе работы микропроцессорной системы может только считываться. Постоянная память используется для хранения таблиц, констант, кодов команд программ, стандартных подпрограмм, например, подпрограмм BIOS, DOS. БИС ПЗУ являются энергонезависимыми.