ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 23.11.2023
Просмотров: 59
Скачиваний: 3
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
В зависимости от разрабатываемых приложений важен богатый набор специальных команд поддержки операций ЦОС, например, возможность одновременной выборки двух операндов, поддержка циклических буферов, организация циклов с автоматической проверкой условия завершения цикла, возможность нескольких вариантов начальной загрузки (из внутренней или внешней памяти, через хост-интерфейс и др.), а также особые способы адресации.
Быстродействие или производительность процессора, оценивается в миллионах команд, выполняемых за секунду (MIPS -Million Instructions Per Second) или в миллионах операций в секунду (MOPS-Million Operations Per Second). Если используются процессоры с плавающей запятой, то производительность процессора оценивается в миллионах операций с плавающей запятой в секунду (MFLOPS-Million Floating-point Operations Per Second). Использование для оценки быстродействия ПЦОС значений тактовой частоты из-за значительных отличий в архитектуре различных процессоров ЦОС в большинстве случаев не подходит. Например, некоторые процессоры Texas Instruments выполняют до восьми команд за один такт, а для других процессоров ЦОС характерным является выполнение нескольких операций в одной команде. Альтернативной мерой производительности является время выполнения базовых алгоритмов ЦОС, таких как БПФ, КИХ и БИХ фильтрация.
Наличие полного набора средств аппаратной и программной отладки весьма важно для любого проекта, основанного на ПЦОС. Ваш личный опыт использования конкретного процессора ЦОС, доступность и полнота технической документации могут стать решающими при выборе процессора для реализации поставленной задачи.
Критерием для сравнительной оценки процессоров ЦОС может использоваться интегральный показатель «производительность/качество/стоимость».
В курсовой работе должен быть выполнен обзор всех классов или семейств процессоров ЦОС заданной фирмы-производителя, отмечены наиболее перспективные серии и представлен сравнительный анализ не менее двух альтернативных вариантов процессоров ЦОС. Выбор конкретного процессора должен быть обоснован. Для выбранного процессора должны быть рассчитаны минимальная тактовая частота и минимальная производительность. Должны быть рассмотрены особенности архитектуры выбранного процессора.
3.3.2 Выбор HOST- процессора
В качестве HOST- процессора обычно рекомендуется использовать 8 и 16-ти разрядные однокристальные микроконтроллеры (Intel MCS-51, Motorola MC68HC908GP32, Atmel AT90S1200, Microchip 16F84 и др.). Выбор HOST-процессора должен быть согласован с типов HOST-интерфейса процессора ЦОС и типом последовательного канала связи, заданным в ТЗ. Обычно фирма-производитель предлагает готовые решения по организации взаимодействия между процессорами ЦОС и рекомендованным HOST-процессором. В пояснительной записке должны быть проанализированы как минимум несколько альтернативных вариантов выбора HOST-процессора.
3.3.3 Выбор АЦП и ЦАП
Основными критериями при выборе АЦП и ЦАП являются разрядность и частот дискретизации. Дополнительным критерием может выступать требование к типу интерфейса - параллельному или последовательному способу подключения преобразователей к процессору ЦОС. Актуальными также остаются такие критерии выбора, как диапазон входных сигналов, количество входных каналов, напряжение питания, мощность потребления, доступность технической документации, Ваш опыт работы, техническая поддержка фирмы-производителя, стоимость и др.
Если в качестве требований к точности преобразования в ТЗ задано отношение мощности сигнала к мощности шума (с/ш), то разрядность преобразователя может быть определена из соотношения - С/Ш=(6,02N+1,76), дБ, где N- эффективная разрядность преобразователя.
Частота дискретизации (Fд) выбирается из требований, определяемых теоремой Котельникова – Fд ≥2*Fmax, где Fmax- максимальная частота в спектре входного сигнала. При выбое частоты дискретизации необходимо дополнительно учитывать область применения, в которой могут применятся стандартные частоты. Например, для обработки аудио-сигналов рекомендуется использовать – 44,1 кГц, 48кГц или 96 кГц.
Сигналы от источников информации не всегда согласуются по своим параметрам с параметрами используемого АЦП, вследствие чего на входе необходимо применять устройства предварительной обработки сигналов: усилители, повторители, аттенюаторы, различные преобразователи (ток-напряжение, сопротивление-напряжение), фильтры и т.д
Так как большинство приложений цифровой обработки сигналов требует наличия одновременно АЦП и ЦАП, то широкое развитие получили кодеки с последовательным интерфейсом, обеспечивающие простое подключение к процессорам ЦОС. Например, кодек AD73322 с двумя 16-разрядными АЦП и двумя 16-разрядными ЦАП с возможностью работы с частотой дискретизации до 64 кГц.
Функциональная схема микросхемы AD73322 показана на рисунке.
Рисунок
Кодек AD73322 разработан для универсального применения, включая обработку речи и цифровую телефонию, с использованием сигма-дельта преобразователей. Каждый канал обеспечивает отношение сигнал/шум на уровне 77 дБ в пределах голосовой полосы частот.
Каналы АЦП и ЦАП имеют программируемые коэффициенты усиления по входу и выходу с диапазонами до 38 дБ и 21 дБ соответственно. Встроенный источник опорного напряжения допускает использование однополярного питающего напряжения величиной +2.7-5.5 В. Его потребляемая мощность при напряжении питания +3 В составляет 73 мВт.
Частота дискретизации кодека может быть запрограммирована на одно из четырех фиксированных значений: 64 кГц, 32 кГц, 16 кГц и 8 кГц при частоте опорного задающего генератора 16.384 МГц. Последовательный порт кодека позволяет легко организовать подключение к стандартным процессорам ЦОС, например, к процессорам семейства ADSP-21XX. Скорость передачи данных по последовательному порту может программироваться. Вариант подключения кодека к процессору семейства ADSP-218X показан на рисунке .
Альтернативным решением может быть выбор преобразователей с параллельным интерфейсом. Например, AD7854 – это 12-разрядный АЦП, работающий с частотой дискретизации 100 или 200 кГц. Схема подключения АЦП AD7854 к процессору ADSP2189 показана на рисунке.
В пояснительной записке необходимо привести результаты сравнительного анализа не менее 3 преобразователей.
4 Разработка функциональной схемы
При разработке функциональной схемы необходимо раскрыть особенности работы отдельных компонентов и особенности их взаимодействия. Должна быть представлена общая схема алгоритма функционирования разрабатываемой системы. В пояснительной записке должны быть раскрыты вопросы организации сброса и синхронизации используемых процессоров, особенности начальной загрузки ПЦОС, инициализации HOST интерфейса и особенности взаимодействия между процессорами ЦОС и HOST-процессором, инициализации последовательных портов для подключения АЦП и ЦАП, программирования АЦП и ЦАП, ввод-вывод данных, особенности подключения внешней памяти, клавиатуры, индикации и т.д. Результатом данного раздела является подготовка схемы электрической функциональной (Э2)
4.1 Организация СИНХРОНИЗАЦИИ, сброса и начальной загрузки
Для стабильной работы многопроцессорной системы необходимо обеспечить стабилизацию тактовых частот используемых процессоров. Стабилизация частоты обеспечивается подсоединенным к внешним выводам кварцевым или керамическим резонатором. Например, для стабилизации тактовой частоты процессоров DSP 56ХХХ (фирмы Моторола) можно использовать схему, представленную на рисунке 4.1, где EXTAL и XTAL выводы процессора ЦОС.
Модуль сброса HOST-процессора включает схему POR (Power-On Reset), обеспечивающую начальный сброс микроконтроллера при включении питания, супервизор напряжения - схему BOR (Brown-Out Detector), которая отслеживает напряжение питания в рабочем диапазоне и подает сигнал сброса в случае уменьшения напряжения ниже критического уровня, схему WDT (Watch Dog Timer), которая генерирует сигнал сброса, если обращения к WDT нет в течение некоторого времени (таймаута). Сторожевой, или охранный, таймер (WDT) служит для защиты от зависаний процессора, вызванных случайными помехами. Данные узлы являются обязательными. В зависимости от выбранного типа микроконтроллера, эти блоки могут входить в его состав или их необходимо реализовать при помощи внешних схем
Р
исунок 4.1
Начальный сброс процессоров ЦОС при включении питания может быть организован независимо от сброса HOST- процессора. Альтернативным решением является сброс процессоров под управлением HOST-процессора.
В отличие от универсальных микроконтроллеров процессоры ЦОС поддерживает несколько режимов начальной загрузки. Например, начальная загрузка программы, выполняемой процессором ADSP 21ХХХ, зависит от уровней сигналов на четырех входах управления MODE A, MODE B, MODE C, MODE D во время сброса системы (таблица 4.1.). После окончания импульса сброса на входе RESET начинается начальная загрузка памяти процессора в соответствии с выбранным режимом работы. По окончании предварительной загрузки начинает выполняться программа с команды, расположенной по нулевому адресу 0х0000.
Входы управления MODE позволяют пользователю выбрать полный режим или хост-режим памяти системы с помощью сигнала MODE C, начальную загрузку - из микросхемы ППЗУ байтовой памяти или из подключенного к порту IDMA процессора (MODE A), мультиплексирование сигналов на шине управления и флагов (MODE D).
Таблица 4.1
Внешние выводы процессоров ЦОС многофункциональны. Выбор конкретной функции осуществляется программированием порта при инициализации процессора. В пояснительной записке необходимо представить особенности инициализации всех портов процессора ЦОС.
4.2 Взаимодействие процессоров по HOST-интерфейсу
При описание взаимодействия процессоров по HOST-интерфейсу необходимо описать назначение используемых ресурсов (регистров) и внешних выводов, раскрыть особенности инициализации (программирования), представить временные диаграммы обмена информации и описать алгоритм взаимодействия.
4.3 Программирование АЦП и ЦАП. Ввод данных с АЦП.
Для подключения кодека процессору ЦОС используется последовательный порт. Например, для ADSP 21ХХХ – последовательный порт SPORT.
Программно доступные регистры управления портом SPORT представлены в таблице
Программирование последовательного порта можно разбить на два этапа.
Первый этап – инициализация порта. При инициализации, выполняемой обычно однократно в начале основной программы при инициализации устройств, подключенных к процессору, задается режим работы порта и его параметры.
Второй этап - разработка подпрограмму обработки прерываний, выполняемую циклически с частотой дискретизации сигналов FS. Кроме выполнения команд ввода-вывода для обмена данными с кодеком она содержит программный код обработки поступающей информации в реальном времени. Например, расчет выходного сигнала цифрового фильтра низкой частоты n-го порядка
На рисунке приведен формат регистра управления с адресом 0x3FF6 порта SPORT0
Таблица
.
.
Схема подключения кодека к процессору и внешнему генератору приведена на рисунке . Напряжения аналоговых сигналов Uвх1 и Uвх2, подаваемые на входы VFBP1 и VFBP2 первого и второго каналов микросхемы кодека AD73322, преобразуются с помощью АЦП1 и АЦП2 в пропорциональные 16-разрядные двоичные числа и передаются последовательным кодом с выхода SDO (Serial Data Output) на вход DR (Data Read) последовательного порта SPORT процессора ADSP 21ХХХ. Промежуток времени, который отводится порту на прием бита