Причина этого объясняется структурой выражений, описывающих функции и .

О ни задают последовательное выполнение действий над входными переменными. Для функции все четыре аргумента обрабатываются одновременно (параллельно), а так как задержка логического элемента практически не зависит от числа его входов, то значение функции сформируется через . Однако, используя законы алгебры логики, можно представить и в таком виде . Здесь задержка ее формирования окажется равной .

Если логические элементы считать идеальными, то разницы в задержках появления выходного сигнала для первого и второго выражений не будет, однако для реальных элементов это не так.

Для повышения быстродействия шифратора приоритетов требуется представить выражения, полученные для функций и в таком виде, чтобы как можно больше переменных обрабатывались параллельно. Применительно к функции это можно сделать путем последовательной замены действий в соответствии с правилами Де-Моргана. Цепочка преобразований будет при этом выглядеть следующим образом. Уголками сверху помечены действия, которые меняются на каждом следующем шаге преобразований.

А налогичные преобразования можно провести и для

Исходя из полученных выражений структура шифратора приоритетов будет иметь вид, представленный на стр. 71. Максимальные задержки формирования выходных сигналов в таком устройстве уменьшатся до .

В реальных шифраторах, реализованных в микросхемах К155ИВ1 (шифратор 8→3) и К555ИВ3 (шифратор 10→4), имеются дополнительные входы расширения, позволяющие наращивать разрядность обрабатываемых сигналов путем соответствующего объединения функционально законченных устройств.

Из данного примера следует, что, как и в случае с дешифраторами, устройство, выполняющее одну и ту же функцию, может иметь различные конфигурации и обладать разными характеристиками.

Если вернуться к таблице функционирования шифратора приоритетов, то из нее следует, что, кроме своей основной функции он позволяет осуществлять преобразование унитарного кода логических единиц в двоичный.

4.4 Мультиплексоры.

Мультиплексором или коммутатором называется устройство, осуществляющее переключение (мультиплексирование) множества информационных сигналов на один выход. Выбор входного сигнала производится заданием с помощью набора управляющих сигналов его номера, то есть номера соответствующего входа. Обычно этот номер представляется в двоичном коде, хотя могут быть и другие варианты.

Если рассмотреть механическую аналогию мультиплексора, то его можно представить в виде многопозиционного переключателя, неподвижные контакты которого являются входами, а подвижный – выходом, причем его положение определяется управляющим кодом.

К ак отмечалось ранее, механический аналог дешифратора-демультиплексора также представляет собой многопозиционный переключатель с одним входом и множеством выходов. Отсюда следует, что применяя механические узлы, мультиплексор и дешифратор-демультиплексор можно построить на одном и том же переключателе поменяв местами входы и выходы.

---

Однако при использовании логических элементов для переключения цифровых сигналов, мультиплексор требуется проектировать как самостоятельный узел, так как большинство вентилей не обладают свойством двунаправленной передачи сигналов. В то же время, в составе КМОП микросхем имеются элементы, называемые двунаправленными ключами, которые таким свойством обладают и на их основе можно создать универсальные переключающие устройства.

Пусть требуется построить мультиплексор коммутирующий сигналы с четырех информационных входов на выход. В этом случае номер входа в двоичном коде будет задаваться двухразрядной комбинацией управляющих сигналов, которые обычно обозначаются и .

Т аблица функционирования такого мультиплексора 4→1 выглядит следующим образом. При наличии на информационных входах произвольных сигналов нулевая кодовая комбинация на управляющих входах вызовет подключение к выходу мультиплексора сигнала , комбинация 0 1 - и т.д.

О тсюда следует, что функция, описывающая состояние выхода мультиплексора может быть представлена в виде . Приведенная таблица функционирования является упрощенной, так как у мультиплексора 4→1 шесть входных переменных - две управляющих и четыре информационных. Однако, как и в случае с шифратором приоритетов, такая упрощенная запись позволяет найти один из возможных вариантов функции .

Из полученного соотношения следует, что структура мультиплексора будет такой. В приведенной выше записи прямые и инверсные значения переменных входят в конъюнкции в комбинациях, характерных для выходных функций дешифратора 2→4, ( и т. п.). Таким образом мультиплексор может быть реализован с использованием вспомогательного дешифратора, а его выходной сигнал описан соотношением .

В ряде случаев требуются мульт иплексоры, управляемые унитарным кодом. Таблица функционирования такого устройства и соотношение , описывающее его работу имеют вид. Схема данной разновидности мультиплексора отличается от рассмотренной ранее отсутствием дешифратора, так как он выполняет функцию преобразователя двоичного кода управляющих сигналов в унитарный.

М ультиплексор 4→1, как функциональный элемент изображается на принципиальных схемах следующим образом.

Дополнительной разновидностью мультиплексоров являются мультиплексоры со стробированием. Они имеют специальный вход , при поступлении на который определенного сигнала, прохождение информационного на выход блокируется. В частности независимо от его значения, на выходе формируется логический ноль.

Д анный мультиплексор может быть реализован путем подключению к выходу стандартного устройства элемента 2И, как показано на рисунке.

Ряд мультиплексоров имеют выходной каскад с тремя состояниями и, соответственно дополнительный вход управления , определенный сигнал на котором либо активизирует выходной каскад, либо переводит его в состояние высокого импеданса.

---

При необходимости построения мультиплексоров более высокой разрядности ( ) можно использовать соотношение, описывающее связь между входными переменными, управляющими и функцией, формируемой на выходе.

Здесь j – номер информационного, i управляющего входов, - коэффициенты разложения номера входа j в двоичный код, - функции, описывающие сигналы на выходах дешифратора .

Однако, для построения многоразрядных мультиплексоров в ряде случаев более удобным является применение типовых функционально законченных узлов, выпускаемых промышленностью в составе различных серий ТТЛ, ТТЛШ и КМОП микросхем, в частности: К155КП1 (мультиплексор 16→1 со стробированием); К155КП2 (сдвоенный мультиплексор 4→1 со стробированием); К155КП7 (мультиплексор 8→1 со стробированием); К555КП15 (мультиплексор 8→1 с тремя состояниями выходов) и т.п.

Е сли используются мультиплексоры с обычными выходными каскадами, то вариант схемы мультиплексора 16→1 на основе четырехразрядных блоков выглядит следующим образом.

Здесь к линейке мультиплексоров подключаются все информационные сигналы, и на них подаются младшие разряды управляющих . Правый мультиплексор является как бы собирающим и управляется старшими разрядами .

S3	S2	S1	S0
1	0	0	1

Пусть требуется передать на выход сигнал с информационного входа с номером 9. Этому будет соответствовать следующая комбинация управляющих сигналов.

Каждый из мультиплексоров линейки воспримет набор сигналов как код числа 1 и они подключат к выходам информационные сигналы со своих входов с номером 1.

На их выходах появятся сигналы . Собирающий мультиплексор, для которого кодовая комбинация соответствует числу 2, передаст на выход устройства данные со своего информационного входа с номером 2, то есть D₉ .

Подобным образом можно каскадировать блоки для создания мультиплексоров 64→1 и т.п. Однако с ростом разрядности увеличивается количество последовательно соединяемых линеек мультиплексоров и, соответственно, задержка прохождения информационных сигналов.

Более высоким быстродействием обладает устройство иной конфигурации. Для его реализации потребуются мультиплексоры, выходы которых могут переводиться в третье состояние и вспомогательный дешифратор. Если активизация выхода мультиплексора происходит при подаче на вход сигнала логического нуля, то дешифратор должен формировать унитарный код логических нулей.

Схема такого устройства представлена на стр.78. Здесь младшими разрядами выбирается один из четырех информационных сигналов каждого из мультиплексоров. Наличие трех состояний у выходного каскада обозначается значком в виде перечеркнутого ромба. Для кодовой комбинации, то также будут .

Д ешифратор при сформирует логический ноль только на выходе с номером 2 и активизирует выходной каскад третьего по счету мультиплексора. У остальных они сохранят третье, высокоимпедансное, состояние. При этом на выход устройства поступит информационный сигнал со входа , что соответствует номеру, задаваемому комбинацией управляющих сигналов .

---

Такой способ управления не приводит к конфликтам на выходах мультиплексоров, так как в любой момент времени активизирован лишь один из них. Задержка информационного сигнала здесь определяется скоростью его прохождения через одну ступень устройства.

Мультиплексор может быть использован не только по своему прямому назначению, то есть для коммутации цифровых сигналов, но и как универсальный логический элемент, способный реализовать любую функцию от n логических переменных, где n - число его управляющих входов. Как уже отмечалось, в отличие от алгебры непрерывных переменных количество логических функций ограничено и для переменных составляет .

П усть требуется реализовать функцию логической неравнозначности, таблица истинности которой выглядит следующим образом.

Алгебраическая запись этой функции имеет вид . Ее можно представить и в несколько иной форме, обратившись к функции логической равнозначности, которая инверсна по отношению к предыдущей. Так как то .

Из первого выражения следует, что функцию логической неравнозначности, часто называемую «исключающее ИЛИ», либо «сумма по модулю два» и обозначаемую как , можно реализовать посредством такой схемы

В ыпускаемые промышленн остью в составе серий микросхем элементы, выполняющие данную операцию, графически изображаются следующим образом.

Как следует из таблицы, данный элемент может выполнять и функцию управляемого инвертора. Действительно, при , а когда .

С помощью мультиплексора 4→1 функцию логической неравнозначности можно реализовать следующим образ ом. Так как при переборе кодовых комбинаций управляющих сигналов , на выходах мультиплексора появляются данные с информационных входов , то если на них подать сигналы логических нулей и единиц, соответствующие значениям требуемой функции, то на выходе мультиплексора будут формироваться ее значения. При этом переменные должны подаваться на входы .

Меняя комбинации сигналов на информационных входах, с помощью мультиплексора можно воспроизвести любую их 16 возможных функций от двух переменных.

С этой точки зрения мультиплексор является универсальным логическим элементом с программируемыми свойствами, так как без изменения конфигурации устройства выполняемая им функция может меняться.

4.5 Схемы контроля четности.

Данные узлы служат для определения четности количества единиц, либо нулей в многоразрядных двоичных словах. Если их число четное, то устройство вырабатывает на выходе определенный сигнал, например логический ноль, в противном случае – единицу. Таким образом, результатом обработки слова 101100011101 будет 1, а для 1100101 – ноль.

Такие устройства находят широкое применение в системах передачи цифровых данных для обнаружения ошибок.

В процессе передачи данных в системе, состоящей из источника сигнала (передатчика), приемника и линии передачи из-за воздействия помех может произойти изменение значения передаваемого бита. То есть по какой-либо линии передается логический ноль, а будет принята единица, либо наоборот, что приведет к искажению полученной информации.

---

Т ак как передаваемые данные заранее неизвестны, то приемник воспримет полученную информацию как истинную, что может привести к существенному нарушению работы связанных с ним устройств.

Однако, если появление ошибки в переданном слове удастся обнаружить, то его можно будет передать еще раз и производить эту процедуру до тех пор, пока принятое слово не окажется идентичным переданному.

В этом случае требуется введение критерия, по значению которого на принимающей стороне можно судить о наличии или отсутствии ошибки при передаче. Одним из таких критериев и является четность количества единиц в передаваемом и принятом словах. Если она при передаче не меняется, то с достаточно большой вероятностью можно считать, что и само слово не претерпело трансформации.

Данным способом можно определить одиночные ошибки, либо ошибки сразу в трех, пяти и любом нечетном количестве разрядов. Если инверсия (искажение) значений произойдет у четного их числа, то четность количества единиц в измененном слове сохранится. Так как наиболее вероятными и частыми являются одиночные ошибки, их обнаружению уделяют особое внимание.

Вариант структуры устройства, выявляющего одиночные ошибки при передаче данных, выглядит следующим образом.

На передающей стороне используется формирователь бита четности (схема контроля четности), вырабатывающий признак , равный логическому нулю, если количество единиц в передаваемом слове четное и логической единице в противном случае. Этот бит передается вместе со всеми разрядами слова и поступает на приемник, к выходам которого подключается аналогичная схема, проверяющая на четность количество единиц в принятом совместно с дополнительным разрядом слове.

Е сли число единиц в слове, формируемом передатчиком было четным, то бит четности равен нулю и общее количество единиц в передаваемом слове окажется четным. В случае, когда в исходном слове нечетное число единиц, бит четности примет единичное значение и общее количество единиц в передаваемом слове опять окажется четным.

Таким образом, в отсутствии помех при передаче число единиц в принятом слове всегда четно. При этом схема контроля четности будет формировать признак правильности приема, равный нулю.

Если при передаче произойдет изменение значения (инверсия) одного из разрядов, то четность числа единиц в принятом совместно с разрядом слове окажется нарушенной. На выходе схемы контроля четности сформируется единичный сигнал, являющаяся признаком возникновения ошибки при передаче, что будет служить основанием для повторной передачи слова принятого с ошибкой.

Как уже отмечалось, когда инверсия возникает в двух разрядах, то четность числа единиц в принятом слове сохраняется, и этап передачи будет определен как безошибочный. Однако вероятность возникновения двух или более ошибок гораздо ниже, чем одиночной.

---

Смотрите также файлы

• ВолковЭТНОПЕДАГОГИКА.doc

• В47 Мировое образовательное пространство.docx

• синтаксис.pdf

• Основные направления деятельности психолога и виды психологической помощи.docx

• 2012_MATEMATIKA-2_GiMU Tovarovedenie NULEVOJ.doc