Файл: Отчет по дисциплине Схемотехника цифровых устройств.docx
Добавлен: 04.02.2024
Просмотров: 70
Скачиваний: 2
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Министерство образования и науки Российской Федерации
Федеральное агентство по образованию
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ
ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ»
ИМЕНИ В.И. УЛЬЯНОВА (ЛЕНИНА)ОТЧЕТ
по дисциплине «Схемотехника цифровых устройств»
лабораторная работа №2
Выполнил:
студент гр. 0123
Бурганов С.А.
Санкт-Петербург, 2022г.
Диаграмма Вейча
| | | X | 4 | | | | |
| |  | | | |  | | |
| | | 1 | 0 | 0 | 1 | | |
| X2 | | 0 | 0 | 0 |  0 | | |
| |  |  1 | 1 | 0 | 1 | | X1 |
| | | 1 | 0 | 0 | 1 | | |
| | | | | | | | |
| | | | X | 3 | | | |
МНДФ=
*
+
* *
+
*
* Таблица истинности
| | | |  | * | * * | * * | * + * * + * * |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
Схема
RTL Viewer
Временная диаграмма без задержки
Временная диаграмма с задержкой
Фрагмент кода на Verilog
Pin Planner
Вывод
В ходе данной лабораторной работы я изучил работу с диаграммой Вейча, вывел из неё минимальную дизъюнктивную нормальную форму переключательной функции. Далее в программе Quartus построил эту функцию из логических элементов булевой алгебры, вывел упрощённую форму через RTL Viewer. Прописал код в описании программы на языке Verilog провёл дальнейшую её компиляцию и загрузку в Altera Cyclone IV E.