Файл: Отчет по дисциплине Схемотехника цифровых устройств.docx
Добавлен: 04.02.2024
Просмотров: 240
Скачиваний: 2
ВНИМАНИЕ! Если данный файл нарушает Ваши авторские права, то обязательно сообщите нам.
Министерство образования и науки Российской ФедерацииФедеральное агентство по образованиюСАНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ЛЭТИ»ИМЕНИ В.И. УЛЬЯНОВА (ЛЕНИНА)ОТЧЕТпо дисциплине «Схемотехника цифровых устройств»лабораторная работа №2Выполнил: студент гр. 0123 Бурганов С.А. Санкт-Петербург, 2022г.Диаграмма Вейча
МНДФ=
*
+
* *
+
*
* Таблица истинности
СхемаRTL ViewerВременная диаграмма без задержкиВременная диаграмма с задержкойФрагмент кода на Verilog Pin PlannerВыводВ ходе данной лабораторной работы я изучил работу с диаграммой Вейча, вывел из неё минимальную дизъюнктивную нормальную форму переключательной функции. Далее в программе Quartus построил эту функцию из логических элементов булевой алгебры, вывел упрощённую форму через RTL Viewer. Прописал код в описании программы на языке Verilog провёл дальнейшую её компиляцию и загрузку в Altera Cyclone IV E.
| | | X | 4 | | | | |
| |  | | | |  | | |
| | | 1 | 0 | 0 | 1 | | |
| X2 | | 0 | 0 | 0 |  0 | | |
| |  |  1 | 1 | 0 | 1 | | X1 |
| | | 1 | 0 | 0 | 1 | | |
| | | | | | | | |
| | | | X | 3 | | | |
МНДФ=
* + * * + * * Таблица истинности| | | |  | * | * * | * * | * + * * + * * |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
СхемаRTL ViewerВременная диаграмма без задержкиВременная диаграмма с задержкойФрагмент кода на Verilog Pin PlannerВыводВ ходе данной лабораторной работы я изучил работу с диаграммой Вейча, вывел из неё минимальную дизъюнктивную нормальную форму переключательной функции. Далее в программе Quartus построил эту функцию из логических элементов булевой алгебры, вывел упрощённую форму через RTL Viewer. Прописал код в описании программы на языке Verilog провёл дальнейшую её компиляцию и загрузку в Altera Cyclone IV E.