Файл: В.А. Старовойтов Логическое управление периодиескими процессами химической технологии.pdf

которые мы будем называть уравнениями связи.

Определим теперь общее число уравнений связи для случая m аппаратов. На каждые два аппарата из числа m приходится по два уравнения связи.

Если число возможных пар из числа т равно числу сочетаний из m по 2, т.е. Am2=[m(m-1)]/2, то общее число уравнений связи составля-

Полученный в аналитическом виде алгоритм управления можно представить в форме структурной схемы, показанной на рис.5 для слу-

чая m=3.

Синтез логического автомата. Синтез системы управления, реализующий полученный выше алгоритм, можно осуществить непосредственно по приведенной структурной схеме (рис.5). Для этого необходимо произвести коммутацию физических элементов, реализующих элементарные логические операции «НЕ» и «И», в соответствии с этой структурной схемой.

Методика построения логической системы управления по структурной схеме аналогична методике формирования модели на аналоговой вычислительной машине, применяемой в технике моделирования непрерывных процессов.

При проведении синтеза логического автомата следует заранее оговорить физические элементы, на основе которых строятся рабочие схемы управления. Для того чтобы алгоритм любой степени сложности мог быть реализован полностью, выбираемые элементы должны обладать функциональной полнотой.

Любой сложный логический алгоритм можно представить с помощью элементарных логических операций «НЕ», «ИЛИ», «И». Отсюда очевидно, что функциональная полнота выбранных элементов заключается в их способности реализовать как минимум именно эти три элементарные функции.

15

Рис.5. Структурная схема алгоритма управления тремя аппаратами

Физическая реализация как элементарных, так и целых комбинаций логических функций осуществляется с помощью так называемых логических звеньев элементов (ЛЭ), характер их работы может быть описан двузначными числами. Для этого могут быть использованы диоды, триоды, магнитные усилители, электромагнитные реле, устройства пневмо- и гидроавтоматики, обладающие релейной характеристикой.

На рис.6,а представлена схема диодного ЛЭ, реализующая логическую функцию дизъюнкции ИЛИ на 3 входа при отрицательной полярности входных сигналов. При подаче на любой из входов сигнала 1 соответствующий диод будет открыт и на выходе появится сигнал, равный 1. Если сигналы 1 будут поданы на любую комбинацию входов или на все входы одновременно (рис. 6,б), то на выходе также получим сигнал 1. При отсутствии сигналов на всех входах сигнал на выходе также будет отсутствовать. Логическая функция конъюнкции И реализуется на диодах и резисторах согласно схеме (рис.7,а).

16

Рис.6. Схема диодного ЛЭ ИЛИ: а − электрическая; б − временная; в − условное обозначение

Как видно из схемы на рис.7,б, Y ИЛИ Uвых принимает одинаковые со входом значения. Только при равенстве последних и поэтому их

схема называется схемой совпадения.

Рис.7. Схема диодного ЛЭ И: а − электрическая; б − временная; в − условные обозначения

Транзисторные ЛЭ являются активными усилительными элементами. При этом используется работа транзисторов в режиме переключений, для которого характерны два состояния - насыщения (при наличии входного сигнала транзистор полностью открыт) и отсечки (при отсутствии входного сигнала транзистор заперт), т.е. сигналы на входе и выходе изменяются дискретно, принимая два значения: 0 и 1.

17

Рис.8. Схема транзисторного ЛЭ НЕ: а − электрическая; б − условное обозначение

Для построения логических элементов используется схема включения транзистора с общим эмиттером (рис.8). При отсутствии входного сигнала (напряжение на входе Uвх = 0 и ток базы Iб= 0) транзистор закрыт (режим отсечки). Ток коллектора Iк и падение напряжения на сопротивлении Rк при этом очень малы и почти все напряжение источника питания Ек приложено к переходу эмиттер − коллектор, т.е. к выходу. Следовательно, при сигнале на входе, равном 0, на выходе будет 1. Для надежного запирания транзистора в режиме отсечки на вход подается напряжение смещения Eсм, обеспечивающее положительный потенциал на базе при отсутствии входного сигнала. При подаче на вход сигнала 1 (Iб=Iбн) транзистор полностью открывается, переходя из режима отсечки в режим насыщения. Сопротивление его резко уменьшается, а напряжение на выходе достигает минимального уровня (долей вольта), принимаемого за 0. На вход схемы должно быть подано напряжение Uвх с полярностью, отрицательной по отношению к потенциалу эмиттера, и величиной, достаточной для создания тока базы Iбн, переводящего транзистор в режим насыщения.

Таким образом, подавая на вход сигналы двух уровней − минимальный и максимальный (0 и 1) − на выходе соответственно будет 1 и 0, т.е. транзистор в схеме включения с общим эмиттером (рис. 8) является инвертором, выполняя наряду с функцией усиления логическую функцию отрицания (НЕ).

18

Система логических элементов "Логика-Т" построена на использовании в качестве основного ЛЭ диодно-транзисторного модуля ИЛИНЕ. Схема диодно-транзисторного элемента ИЛИ-НЕ на три входа и его временная диаграмма представлены на рис.9,а,б. Диодами VD1, VD2, VD3 реализуется функция ИЛИ на три входа, а транзистор, выполняя функцию усиления, инвертирует входной сигнал, реализуя функцию НЕ. При отсутствии сигнала на всех входах (Х1= 0, Х2= 0, Х3= 0) транзистор закрыт, так как на его базу подан только положительный потенциал напряжения смещения +Eсм. Следовательно, напряжение источника питания Ek приложено к переходу эмиттер − коллектор, куда и подключена нагрузка (Y = 1). При поступлении входного сигнала отрицательной полярности на какой-либо вход, или на любые два входа, или на все три входа транзистор откроется, а сигнал на выходе станет равным 0, так как падение напряжения на переходе эмиттер — коллектор в режиме насыщения транзистора будет равно минимальному значению, уровень которого принимается за 0. Следовательно, рассматриваемый ЛЭ реализует функцию Y=X1vX2vX3.

Рис. 9. Схема диодно-транзисторного логического элемента ИЛИ-НЕ (а) и его временная диаграмма (б)

На основе универсального логического элемента ИЛИ − НЕ можно наряду с функцией ИЛИ - НЕ реализовать любые логические функции (И, ИЛИ, НЕ, "заперт", "память" и т.д.). К числу универсальных ЛЭ, которые в зависимости от схемы включения позволяют получить целый ряд логических соотношений, можно отнести и двухволновое пневматическое реле [1, с.178].

19

В качестве примера рассмотрим устройство пневматического элемента задержки на такт. Этот элемент строится на базе так называемых ячеек памяти. Схемы двух типов ячеек памяти изображены на рис. 10,а и 10,б соответственно. Сигналом о наступлении такта в этом элементе служит изменение состояния «временного входа» Pt c 0 на 1.

Рис.10. Пневматическая схема: а, б − ячейки памяти; в − устройства задержки на такт; г − временная диаграмма

Ячейка памяти состоит из двух, указанных выше, пневмореле. Одно из них (выходное) включается по схеме «повторение» и всегда

20

делает выходное давление ячейки Р равным давлению Рп, а второе (входное) выполняет функцию пневмоклапана, включающего или отключающего камеру, где устанавливается давление Рп, с входной линией P1. Пневмоклапан управляется давлением Pt; для ячейки первого типа (рис.10, а) клапан закрыт при Pt = 1 и открыт при Pt = 0, а для ячейки второго типа, наоборот, закрыт при Рt = 0 и открыт при Рt = 1. Такое устройство ячейки приводит к тому, что либо ее выход равен входу (для ячейки первого типа при Рt = 0, а для ячейки второго типа при Рt = 1), либо выход не связан со входом и сохраняет неизменное значение (в ячейке первого типа при Рt =1, а в ячейке второго типа при Рt=0), которое определяется величиной давления Рп в глухой камере.

Две ячейки памяти первого и второго типа, соединенные последовательно, образуют элемент задержки на такт (рис.10, в).

Элемент работает следующим образом. В момент tn, когда Pt принимает значение 1 (момент начала n-го такта), первая ячейка «запоминает» значение входа, т. е. P(tn) = P1(tn)', вторая ячейка памяти в этот же момент времени (точнее, в момент времени tn + ∆t, где ∆t обусловлено тем, что смещение в пневмоклапане второй ячейки памяти больше, чем в первой) пропускает запомненную в первой ячейке величину на выход элемента; на выходе устанавливается давление Р(tn) = Р1(tn) =Р(tn). В дальнейшем, пока Рt = 1, никаких изменений в элементе произойти не может, так как его состояние определяется тем, что первая ячейка памяти все это время «помнит» значение входа P1(tn). Значит, при tn <t < tn’, где tn’ — момент, когда Рt примет значение 0, P(t) = P(t)= =P1(tn).

В момент времени (см. рис. 10,г) вторая ячейка памяти, имея на входе величину Р (tn') = Р(tn), «запоминает» ее, а это приводит к тому, что и в этот момент выход элемента сохраняет свое значение P(tn’)=P1(tn); первая ячейка памяти в момент времени tn’+ ∆t переходит в режим повторения (X=Y). В дальнейшем, пока Рt=0, выход элемента задержки меняться не будет; он может принять новое значение лишь тогда, когда в момент t(n+1) командное давление Рt (временной вход) снова обратится в единицу.

Таким образом, рассмотренное пневматическое устройство выполняет функции элемента задержки на такт: его выход в момент наступления такта (при Рt = 1) приравнивается ко входу и, что бы ни происходило после этого на входе, остается неизменным до наступления следующего такта.

21

Следует отметить, что подача вспомогательного (временного) сигнала о наступлении очередного такта поступает извне, от специального устройства, в качестве которого можно рассматривать, например, положение исполнительного механизма или его сигнал об окончании какой-либо операции в аппарате, стоящей “на очереди”. Аналогичное устройство реализует функцию “память” на выполнение на электронных ЛЭ, ИЛИ – НЕ, показано на рис. 11. При подаче входного сигнала а=1 на выходе первого логического элемента будет 0, а на выходе второго –1. За счёт обратной связи это состояние сохраняется при а=0 и а=1 до тех пор, пока сигнал (“Сброс памяти”) bп=0. На основе элемента ИЛИ-НЕ можно реализовать триггерное устройство, обладающее двумя устойчивыми состояниями и запоминающее своё состояние после снятия управляющих сигналов [5, с.191].

Рис.11. Структурная схема ЛЭ памяти

Помимо рассмотренных выше полупроводников и пневматических ЛЭ в промышленной автоматике используются логические устройства на магнитных элементах [3,с.151] и магнитно-транзисторных

[3,с.154].

ЛЭ вместе с запоминающими элементами составляют основу устройств цифровой (дискретной) обработки информации – вычислительных машин, цифровых измерительных приборов и устройств автома-

тики [5,с.185].

В связи с общей тенденцией к минимизации размеров этих устройств логические схемы в настоящее время выпускаются в виде интегральных микросхем.

Интегральные микросхемы (ИC) − это устройства конденсаторов, которые изготовлены в едином технологическом процессе, электрически соединены между собой по определенной схеме, смонтированы в общем пластмассовом или металлическом корпусе и составляют еди-

22

ную, нераздельную конструкцию. Одна интегральная микросхема эквивалентна электронной схеме, состоящей из сотен и более диодов, транзисторов, резисторов и других элементов.

Основные преимущества ИС − высокая надежность и быстродействие, малые габариты и масса, небольшая потребляемая мощность, усложнение реализуемых функций, большая нагрузочная способность. Более подробно с логическими ИО можно ознакомиться в книге

[3,с.146; 5,с.186].

4. ОПИСАНИЕ СТЕНДА

На стенде представлены ЛЭ, реализующие простейшие логические функции. Это прежде всего ЛЭ ИЛИ, НЕ, И, а также их комбинации. Поскольку техническая реализация этих функций возможна на базе любых устройств, работающих в режиме “ключа”, то в качестве последнего использован обычный тумблер на два положения. Одно из положений (замкнутый, или включен) принимается за «1», а другое положение (разомкнутый, или же отключен) – за «0». Символу «1» соответствует уровень напряжения 10В, полученного от сетевого трансформатора. Прохождение сигнала на выходе регистрируется с помощью загорающегося светодиода. Схема расположения технических средств стенда представлена на рис.12 и отражена мнемосхемой на лицевой панели стенда. При проведении работы следует считать, что загорание светодиодов VDI-VD5 соответствует логической «1» на выходе элемента (схемы).