Файл: Конспект лекций (дополительный обновленный).doc

Рис. 12.5. Принципиальная схема ячейки ОЗУ динамического типа с элементами записи и усилителя считывания.

Поскольку шина данных ШД объединяет все ячейки памяти данного столбца, то она характеризуется большой длиной и ее собственная емкость имеет существенное значение. Поэтому при открывании транзистора VT1 потенциал шины данных изменяется незначительно. Чтобы установившийся потенциал на ШД однозначно идентифицировать с уровнем напряжения логического нуля или логической единицы, используется усилитель на базе транзистораVT2 и резистораR. Непосредственно перед считыванием емкость шины данных подзаряжают подключением ее к источнику питания через транзисторVT4. Делается это для фиксации потенциала шины данных. При считывании информации происходит перераспределение заряда конденсатора и заряда шины данных, в результате чего информация, хранимая на конденсатореС1, разрушается. Поэтому в цикле считывания необходимо произвести восстановление (регенерацию) заряда конденсатора. Для этих целей, а также для записи в ячейку памяти новых значений, используются транзисторыVT3 иVT4, которые подключают шину данных либо к источнику питания, либо к нулевому общему потенциалу. Для записи в ячейку памяти логической единицы необходимо открыть транзисторVT4 нулевым значением управляющего сигнала «» и подключить к шине данных источник питания. Для записи логического нуля необходимо нулевым потенциалом на входе «» открыть транзисторVT3. Одновременная подача логических нулей на входы «» и «» не допускается, так как это вызовет короткое замыкание источника питания на общий провод заземления.

На рис. 12.6показан пример структуры микросхемы динамического ОЗУ емкостью 64кбит. Данные в этой микросхеме памяти представлены как 64к отдельных бит, т.е. формат памяти 64к×1. Ввод и вывод осуществляется раздельно, для чего предусмотрена пара выводовDI(вход) иDО(выход). Для ввода адреса имеется восемь входных адресных линийA0…A7. Адресация к 64к ячейкам памяти осуществляется шестнадцатиразрядными внутренними адресамиA’0…A’15. Причем сначала на внешние адресные входыA0…A7 подаются значения восьми младших внутренних разрядовA’0…A’7 адреса, а затем – восемь старших разрядовA’8…A’15. Восемь младших разрядов адреса фиксируются в регистре адреса строки подачей сигнала (сигнал выборки строки). Восемь старших разрядов адреса фиксируются в регистре адреса столбца подачей сигнала (сигнал выборки столбца). Такой режим передачи кода адреса называется мультиплексированным во времени. Мультиплексирование позволяет сократить количество выводов микросхемы. Ячейки памяти расположены в виде матрицы из 128 строк и 512 столбцов. Дешифратором строк вырабатывается сигнал выборкиячеек памятиi-ой строки, т.е. выбирается одна из 128 строк. Обращение к строке вызывает подключение 512 ячеек памяти через соответствующие разрядные шины данных ШД этой строки к усилителям считывания (по одному на столбец). При этом автоматически происходит подзаряд запоминающих конденсаторов всех ячеек памяти выбранной строки до исходного уровня за счет передачи усиленного сигнала по цепи обратной связи. Этот процесс называетсярегенерацией памяти. Дешифратор столбцов выбирает один из 512 усилителей считывания. Бит, выбранный в режиме считывания, выдается на линиюDО. Если одновременно с сигналом при предварительно установленном сигнале действует сигнал записи , то бит с входаDIбудет записан в выбранную ячейку памяти, при этом выходDОмикросхемы остается в отключенном состоянии в течение всего цикла записи.

Рис. 12.6. Структурная схема микросхемы ОЗУ динамического типа.

Для каждого типа микросхем динамических ОЗУ в справочниках приводятся временные параметры, регламентирующие длительность управляющих сигналов, подаваемых на микросхему, а также порядок их взаимного следования. Заряд конденсатора динамического ОЗУ со временем уменьшается вследствие утечки, поэтому для сохранения содержимого памяти процесс регенерации каждой ячейки памяти должен производится через определенное время. Следовательно, для предотвращения разряда запоминающих конденсаторов необходимо обращаться к каждой строке матрицы через определенное время. При обычном режиме работы ОЗУ это условие не соблюдается, так как обращение к одним ячейкам происходит часто, а к другим очень редко. Поэтому необходим специальный блок, ответственный за регенерацию памяти. Этот блок должен при отсутствии обращений к ОЗУ со стороны внешних устройств циклически формировать на адресных входах A0…A6 значения всех возможных адресов, сопровождая каждый из них управляющим сигналом , т.е. производить циклическое обращение ко всем 128 строкам матрицы ячеек памяти. Регенерацию необходимо проводить и в те моменты времени, когда ОЗУ используется устройствами, приостанавливая на время регенерации взаимодействие ОЗУ с этими устройствами, т.е. путем перевода этих устройств в режим ожидания. Из этого следует, что использование динамического ОЗУ требует довольно сложной схемы управления. Если учесть, что обращение к ОЗУ со стороны устройств, с которыми оно работает, и обращение со стороны схемы регенерации не зависят друг от друга, следовательно, могут возникать одновременно, то необходима схема, обеспечивающая упорядоченность этих обращений. Для этих целей существуют схемы, управляющие работой динамических ОЗУ. Это так называемые контроллеры динамического ОЗУ, реализованные на одном кристалле. Их использование позволяет значительно упростить построение памяти на динамических ОЗУ.

Из приведенных схем следует, что ячейки оперативной памяти статического типа занимают в кристалле микросхемы значительно больше места, чем ячейки динамического типа. Поэтому объем оперативной памяти динамического типа на единицу объема кристалла микросхемы значительно больше, чем статической памяти. Но для ОЗУ динамического типа требуется сложная схема управления и оно значетельно медленнее из-за дополнительных тактов регенерации, чем ОЗУ статического типа. Это может свести на нет преимущество динамического ОЗУ, особенно в случаях, когда не требуется большой объем оперативной памяти в микропроцессорной системе. По этой причине в специализированных микропроцессорных системах, в том числе и измерительных, используется обычно оперативная память статического типа.

12.3.2. Постоянные запоминающие устройства.

ПЗУ предназначено для долговременного хранения информации, не разрушаемой при отключении питания. Принцип работы ПЗУ поясняет схема, изображенная на рис. 12.7. ПЗУ, изображенное на рисунке, хранит четыре восьмиразрядных слова. Диоды установлены в тех местах, где должны храниться биты, имеющие значение логического нуля. Дешифратор вырабатывает активный сигнал выбора строки с уровнем логического нуля, номер которой соответствует двоичному адресному кодуA₀A₁. В тех столбцахD₀…D₈, в пресечении которых с выбранной строкой установлены диоды, формируются уровни логических нулей. Потенциалы столбцов, где диоды не установлены, резисторамиR1…R8 подтягиваются к напряжению питания, что соответствует логической единице. Таблица прошивки изображонной на рисунке ПЗУ представлена втаблице 12.1.

Таблица 12.1.

Рис. 12.7. Схема масочного ПЗУ.

Таким образом, информация, хранимая в ПЗУ, определяется расположением диодов в пересечениях столбцов и строк матрицы. Необходимое расположение диодов можно организовать двумя путями. В первом случае запись необходимой информации выполняется в ходе технологического процесса изготовления ПЗУ с использованием маскирующих фотошаблонов. Такие ПЗУ называются масочными. Экономически оправданным является массовое производство масочных ПЗУ, так как изготовление масок требует больших затрат. Примерами таких ПЗУ являются различные стандартные преобразователи кодов. Во втором случае запись в ПЗУ осуществляет сам пользователь. Такие ПЗУ называютсяпрожигаемыми ПЗУ. Запись информации в них производится с помощью специальных устройств, называемых программаторами. В процессе изготовления прожигаемых ПЗУ диоды устанавливаются во всех без исключения точках пересечения вертикальных и горизонтальных линий матрицы. Последовательно с каждым диодом включаются плавкие перемычки, изготавливленные из материала с относительно большим удельным сопротивлением, обычно из поликристаллического кремния или нихрома. Фрагмент схемы матрицы чистого (не запрограммированного) прожигаемого ПЗУ изображен нарис. 12.8(а).

Рис. 12.8. Фрагмент схемы матрицы однократно прожигаемого ПЗУ (а) и перепрограммируемого ПЗУ (б).

Если через горизонтальную и вертикальную линию матрицы пропустить импульс тока порядка 20 мА и длительностью 1 мс (этот импульс задается разностью потенциалов, создаваемой программатором), то плавкая перемычка выгорает и соответствующий диод оказывается отключенным. Таким образом, выплавляя перемычки можно получить нужную конфигурацию расположения диодов, т.е. произвести запись в ПЗУ необходимой информации. Очевидно, что однажды записанная таким образом информация не может быть изменена. В реальных микросхемах ПЗУ вместо диодов обычно используются биполярные или полевые транзисторы. В масочных ПЗУ в пересечениях вертикальных и горизонтальных линий, которым соответствует логический ноль, соединительные транзисторы выполняются полностью. Если заданному пересечению соответствует логическая единица, то соответствующий транзистор лишают одного из его электродов. В прожигаемых ПЗУ в процессе изготовления микросхемы все транзисторы выполняют полными. В цепи эмиттера или стока последовательно напыляются плавкие перемычки, разрушаемые при программировании.