Файл: Конспект лекций (дополительный обновленный).doc

12.3. Организация подсистемы памяти.

Для хранения больших массивов информации предназначены запоминающие устройства (ЗУ), выполненные в виде БИС, в каждой из которых может храниться на сегодняшний день информация объемом в миллиарды байт. ЗУ, допускающее независимое обращение к любой ячейке памяти, называется памятью с произвольным доступом. В ЗУ с последовательным доступом обращение к ячейкам с большими адресами возможно только после того, как будут считаны (записаны) ячейки с меньшими адресами. Память на основе полупроводниковых микросхем в большинстве случаев является памятью с произвольным доступом. По выполняемым функциям различают следующие типы полупроводниковых ЗУ: оперативные запоминающие устройства (ОЗУ); постоянные запоминающие устройства (ПЗУ); перепрограммируемые постоянные запоминающие устройства (ППЗУ).

ОЗУ предназначено для использования в условиях, когда необходимо выбирать и обновлять хранимую информацию. Вследствие этого в ОЗУ предусматриваются три режима работы: режим хранения при отсутствии обращения к ЗУ, режим чтения информации и режим записи новой информации. При этом в режимах чтения и записи ОЗУ должно функционировать с высоким быстродействием (время чтения или записи составляет доли микросекунды). В специализированных микропроцессорных системах ОЗУ используются для хранения промежуточных и конечных результатов обработки данных. В универсальных микропроцессорных системах в ОЗУ может загружаться и исполняемая в данный момент времени программа. При отключении источника питания информация в ОЗУ теряется. В условном графическом обозначении функция ОЗУ задается комбинацией символов «RAM» –randomaccessmemory(память с произвольным доступом).

ПЗУ предназначено для хранения некоторой однажды записанной в него информации, не нарушаемой и при отключении источника питания. В ПЗУ предусматриваются два режима работы: режим хранения и режим чтения. Режим записи не предусматривается. Используется ПЗУ для хранения программ или констант, с которыми микропроцессорная система функционирует длительное время, многократно выполняя действия по одному и тому же алгоритму при различных исходных данных. В условном графическом обозначении в общем случае функция ПЗУ задается сочетанием символов «ROM» -readonlymemory(память только с функцией чтения).

ППЗУ (EPROM–EraseprogrammableROM) в процессе функционирования микропроцессорной системы используется как ПЗУ. Оно отличается от ПЗУ тем, что допускает обновление однажды записанной информации, т. е. в нем предусмотрен режим записи. Однако в отличие от ОЗУ запись информации требует отключения ППЗУ от устройства, в котором оно функционирует, и производится с использованием специально предназначенных для записи устройств – программаторов. Кроме этого запись в ППЗУ занимает значительное время. ППЗУ дороже ПЗУ и их применяют в процессе отладки программного обеспечения микропроцессорной системы, либо в случаях, когда предвидится дальнейшая модернизация ее функций путем изменеия управляющей программы.

ЗУ содержит некоторое число Nячеек памяти, в каждой из которых может храниться слово с определенным числом разрядовn. Ячейки последовательно нумеруются двоичными числами. Номер ячейки называетсяадресом. Если для представления адресов используют комбинацииm-разрядного двоичного кода, то число ячеек памяти в ЗУ может составитьN=2^m. Количество информации, которое может храниться в ЗУ, определяет его емкость. ЕмкостьMможно выразить числом ячеекNс указанием разрядностиnхранимых в них слов в формеN×n, либо ее можно определять произведениемN·n, т.е.M=N·nбит. Разрядность ячеек выбирают кратной байту. Тогда и емкость удобно представлять в байтах. Большие значения емкости часто выражаются в единицах к=2¹⁰=1024, М=2²⁰=1048576 и Г=2³⁰=1073741824. Например,M=64кбайт определяет емкость равнуюM=641024байт=6410248 бит.

Быстродействие ЗУ характеризуется двумя величинами:

• временем выборки t_в, представляющим собой интервал времени между моментом подачи сигнала выборки и появлением считываемых данных на выходе;

• циклом записи t_цз, определяемым минимально допустимым временем между моментом подачи сигнала выборки при записи и моментом, когда допустимо последующее обращение к памяти.

ЗУ строятся из набора однотипных микросхем ЗУ с определенным их соединением. Каждая микросхема ЗУ кроме времени обращения и емкости характеризуется потребляемой мощностью, набором питающих напряжений, током потребления. Микросхемы ППЗУ дополнительно характеризуются временем хранения записанной информации, по истечении которого хранящаяся в ячейках информация может самопроизвольно изменяться, а также допустимым количеством циклов перезаписи, после чего микросхема является негодной для использования.

12.3.1. Оперативные запоминающие устройства.

В качестве элементной базы для построения ОЗУ могут быть использованы БИС ОЗУ статического и динамического типов. В БИС статических ОЗУ(SRAM–staticRAM) каждая запоминающая ячейка построена на основе триггера, состояние которого определяется значением хранимого бита данных. В БИСдинамических ОЗУ(DRAM–dynamicRAM) ячейка памяти выполнена на основе конденсатора, а значение бита данных определяется наличием или отсутствием на нем заряда. Для реализации триггера ячейки статического ОЗУ могут использоваться как биполярные транзисторы, так и полевые. Однако первые не нашли широкого применения в силу большой потребляемой мощности построенных на их основе микросхем памяти. Поэтому оптимальным является использование полевых транзисторов. Нарис. 12.3представлен триггер на МОП-транзисторах с индуцируемым p-каналом. Для отпирания такого транзистора напряжение на его затворе относительно истока должно быть меньше нуляU_зи<0.

Рис. 12.3. Принципиальная схема ячейки ОЗУ статического типа.

Пусть в исходном состоянии транзистор VT3 открыт, аVT1 закрыт (состояние хранения нуля). ТранзисторыVT2 иVT4 выполняют роль резисторов, поэтому на стоке транзистораVT3 будет потенциал напряжения питания +U_п, а на стоке транзистораVT1 – нулевой потенциал. ТранзисторыVT5 иVT6 являются буферными и осуществляют запись и считывание информации. В режиме хранения данных напряжения на разрядных линияхP0 иP1 равны нулю, а на линиипотенциал равен напряжению питания схемы +U_п. При этомU_зи.VT5>0 и транзисторVT5 закрыт. НапряжениеU_зи.VT6транзистораVT6 равно нулю и он также закрыт.

Для установления триггера в единичное состояние (запись единицы) на линию подается нулевой потенциал, а на разрядную линиюP1 потенциал равный +U_п. При этом транзисторVT5 будет включен инверсно, т.е. истоком становится вывод, подсоединенный к разрядной линииP1. Напряжение затвор-исток инверсно включенного транзистораVT5 становится меньше нуляU_зи.VT5<0 и транзисторVT5 открывается. Положительный сигнал поступает на затвор транзистораVT3, при этомU_зи.VT3становится равным нулю, и транзисторVT3 закрывается. В результате на затвор транзистораVT1 поступает нулевой потенциал.U_зи.VT1этого транзистора становится отрицательным и транзисторVT1 открывается, на его стоке устанавливается положительное напряжение, что соответствует единичному состоянию триггера. Напряжение на стокеVT3 становится равным нулю. Для записи нуля необходимо при нулевом напряжении на линииподать напряжение +U_пна разрядную линиюP0, при этом через открытый транзисторVT6 положительное напряжение, попадая на затвор транзистораVT1, запирает его, что приводит к открыванию транзистораVT3. На стоке транзистораVT1 установится нулевой потенциал, а на стоке транзистораVT3 – потенциал напряжения питания.

Для считывания информации предварительно записанной в триггер необходимо подать нулевой потенциал только на линию . При этом, если был открыт транзисторVT1 (единичное состояние), то отрицательным напряжениемU_зи.VT5будет открыт транзисторVT5 и через него высокий потенциал поступит в разрядную линиюP1. Если триггер находился в состоянии нуля, то откроется транзисторVT6 и высокий потенциал поступит в разрядную линиюP0.

На рис. 12.4приведена структура микросхемы ОЗУ статического типа. Информация хранится в накопителе. Накопитель представляет собой матрицу, составленную из ячеек памяти рассмотренных выше. Для поиска требуемой ячейки памяти указываются строка и столбец, соответствующие положению ячейки памяти в накопителе. Адрес ячейки памяти в виде двоичного числа принимается по шине адреса в регистр адреса. Число разрядов адреса связано с емкостью накопителя. Число строк и столбцов накопителя выбираются равными целой степени двух. Если число строкN_стр=2ⁿ¹и число столбцовN_ст=2ⁿ², то общее число ячеек памяти (емкость накопителя)N=N_стр×N_ст=2ⁿ¹⁺ⁿ²=2ⁿ, гдеn=n1+n2 - число разрядов адреса, принимаемого в регистр адреса. Например, при емкостиN=2¹⁰=1024 число разрядов адресаn=10. При этом выбираетсяn1=n2=5. В этом случае число строк и число столбцов накопителя равно 2ⁿ¹=2ⁿ²=32. Полученная размерность матрицы накопителя составит 32×32 ячейки.

Разряды регистра адреса делятся на две группы. Одна группа в n1 разрядов определяет двоичный номер строки, в которой расположена ячейка памяти, другая группа вn2 разрядов определяет двоичный номер столбца. Каждая группа разрядов адреса подается на соответствующий дешифратор строк или столбцов. При этом каждый из дешифраторов создает на одной из своих выходных цепей уровень логического нуля в линии активного столбца или строки. Ячейка памяти, оказавшаяся под воздействием двух логических нулей на соответствующих линияхиодновременно, является выбранной. Этому соответствует подача логического нуля на линиютриггера ячейки памяти рассмотренной выше.

Рис. 12.4. Структурная схема микросхемы ОЗУ статистического типа.

В режиме чтения содержимое ячейки памяти выдается на усилитель чтения и с него на выход микросхемы DO. При этом сигнал записидолжен иметь пассивный единичный уровень. Режим записи устанавливается подачей активного нулевого уровня сигнала на вход записи. Открывается усилитель записи и бит информации с входа данныхDIпоступает в выбранную ячейку памяти для запоминания, при этом усилитель чтения закрывается и данные на выходDOсхемы не поступают.

Указанные процессы происходят, если на входе выбора микросхемы действует активный уровень логического нуля. При уровне логической единицы на этом входе на всех выходах дешифратора строк устанавливается пассивный уровень логической единицы, и ЗУ оказывается в режиме хранения.

При обращении к памяти как в режиме записи, так и в режиме чтения, на шину адреса первым должен выставляться адрес активизируемой ячейки памяти. Снимается адрес с шины после того, как запись в ячейку или чтение из нее будут завершены. Далее нужно определить режим работы микросхемы. Для этого необходимо установить в соответствующее значение сигнал - в ноль при записи или в единицу при чтении. Затем нужно активизировать сигнал выбора микросхемыпутем подачи на него логического нуля. Снятие этих сигналов должно выполняться в обратном порядке. Адрес активизируемой ячейки памяти всегда снимается с адресных выводов после снятия сигнала, что исключает возможность ложного срабатывания микросхемы памяти при смене адресов.

Схема ячейки памяти (ЯП) динамического ЗУ на одном МОП–транзисторе с индуцируемым p-каналом представлена нарис. 12.5(выделена пунктирной линией). На схеме также показаны общие элементы дляn-ячеек одного столбца. Главное достоинство этой схемы - малая занимаемая площадь по сравнению с ячейкой памяти статического типа. Накопительный конденсаторC1 имеет МДП-структуру и контсруктивно объединен вместе с буферным транзисторомVT1 в единый элемент. Величина его емкости составляет сотые доли пикоФарад. КонденсаторC1 хранит информационный заряд. ТранзисторVT1 выполняет роль переключателя, передающего заряд конденсатора в разрядную шину данных (ШД) при считывании, либо заряжающего конденсатор при записи. В режиме хранения на адресной линиидолжен присутствовать потенциал логической единицы, под действием которого транзисторVT1 будет закрыт (U_зиVT10) и конденсаторC1 отключен от шины данных. Включение конденсатора в шину данных осуществляется логическим нулем на линии(U_зи.VT1<0).