Файл: Семейство микроконтроллеров MSP430X1XX, руководство пользователя (2004).pdf

15

14

13

12

11

10

9

8

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

7

6

5

4

3

2

1

0

ADC12OVIE

ADC12TOVIE

ENC

ADC12SC

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

Модифицируется, только когда ENC = 0

Время выборки-хранения. Эти биты определяют число циклов

SHT1x

Биты 15-12

ADC12CLK в периоде выборки для регистров с ADC12MEM8 по

ADC12MEM15.

Время выборки-хранения. Эти биты определяют число циклов

ADC12CLK в периоде выборки для регистров с ADC12MEM0 по

ADC12MEM7.

Биты SHTx

0000

4

0001

8

0010

16

0011

32

0100

64

0101

96

SHT0x

Биты 11-8

0110

128

0111

192

1000

256

1001

384

1010

512

1011

768

1100

1024

1101

1024

1110

1024

1111

1024

Библиотека Компэла

324

Раздел XVII.

Множественная выборка и преобразование. Справедливо только для

последовательных или повторных режимов.

0

MSC

Бит 7

ки подается фронт сигнала SHI

1

ющие выборки-преобразования выполняются автоматически, сразу

же после завершения предыдущего преобразования

Генератор опорного напряжения. REFON также должен быть уста-

REF2_5V

Бит 6

новлен.

0

1

Включение опорного генератора.

REFON

Бит 5

0 – Опорный генератор выключен

1

Включение АЦП12

ADC12ON

Бит 4

0 – АЦП12 выключен

1

Разрешение прерывания по переполнению ADC12MEMx. Для разре-

ADC12OVIE

Бит 3

шения прерываний также должен быть установлен бит GIE.

0

1

Разрешение прерывания по превышению времени преобразования

АЦП12. Для разрешения прерываний также должен быть установлен

бит GIE.

ADC12TOVIE

Бит 2

0 – Прерывание по превышению времени преобразования запре-

щено

1

шено

Разрешение преобразования

ENC

Бит 1

0 – Преобразование в АЦП12 запрещено

1

Запуск преобразования. Программно управляемый старт выборки-

преобразования. ADC12SC и ENC могут быть установлены вместе в

ADC12SC

Бит 0

одной команде. ADC12SC сбрасывается автоматически.

0

1

15

14

13

12

11

10

9

8

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

Библиотека Компэла

325

7

6

5

4

3

2

1

0

ADC12BUSY

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

r•(0)

Модифицируется, только когда ENC = 0

Стартовый адрес преобразования. Эти биты позволяют выбрать,

какой регистр памяти преобразований АЦП12 используется для

Биты 15-12

одиночного преобразования или для первого преобразования в пос-

ледовательности. Значение в CSTARTADDx может быть от 0 до 0Fh,

что соответствует регистрам с ADC12MEM0 по ADC12MEM15.

Выбор источника выборки-хранения.

00

– Бит ADC12SC

SHSx

Биты 11-10

10

– Выход 0 Таймера В

11

– Выход 1 Таймера В

Выбор импульсного режима выборки-хранения. Этот бит выбирает

источник сигнала выборки (SAMPCON), либо как выход таймера

SHP

Бит 9

выборки, либо как прямой входной сигнал выборки.

0 – Источником сигнала SAMPCON является входной сигнал выборки.

1 – Источником сигнала SAMPCON является таймер выборки.

Инвертирование сигнала выборки-хранения

ISSH

Бит 8

0 – Входной сигнал выборки не инвертирован

1 – Входной сигнал выборки инвертирован

000 – /1

001 – /2

010 – /3

ADC12DIVx

Биты 7-5

011 – /4

100 – /5

101 – /6

110 – /7

111 – /8

Выбор источника тактирования АЦП12

00

– ADC12OSC

Биты 4-3

01 – ACLK

10

– MCLK

11

– SMCLK

00

– Одноканальный, с одним преобразованием

CONSEQx

Биты 2-1

10

– Повторный одноканальный

11

Библиотека Компэла

326

Раздел XVII.

Занятость АЦП12. Этот бит показывает активность операции выбор-

ADC12BUSY

Бит 0

ки и преобразования.

0

1

15

14

13

11

10

9

8

0

0

0

r0

r0

r0

r0

rw

rw

rw

rw

7

6

5

4

3

2

1

0

Результаты преобразования

rw

rw

rw

rw

rw

rw

rw

rw

12-разрядные результаты преобразования выравниваются по

Результаты

Биты 15-0

правому краю. Бит 11 является старшим битом MSB. Биты 15-12

преобразования

всегда равны 0. Запись в регистры памяти преобразований пов-

редит результаты.

7

6

5

3

2

1

0

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

Модифицируется, только когда ENC = 0

Конец последовательности. Показывает последнее преобразование в

EOS

Биты 7

последовательности.

000

– VR+ = AVCC и VR- = AVSS

001

– VR+ = VREF+ и VR- = AVSS

010

– VR+ = VeREF+ и VR- = AVSS

SREFx

Биты 6-4

100

– VR+ = AVCC и VR- = VREF-/VeREF-

101

– VR+ = VREF+ и VR- = VREF-/VeREF-

110

– VR+ = VeREF+ и VR- = VREF-/VeREF-

111

Библиотека Компэла

327

15

14

13

12

10

9

8

ADC12IE15

ADC12IE14

ADC12IE12

ADC12IE10

ADC12IE9

ADC12IE8

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

7

6

5

4

3

2

1

0

ADC12IE7

ADC12IE6

ADC12IE4

ADC12IE3

ADC12IE2

ADC12IE1

ADC12IE0

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

Разрешение прерывания. Эти биты разрешают или запрещают за-

ADC12IEx

Биты 15-0

прос прерывания для битов ADC12IFGx.

0 – Прерывание запрещено

15

14

13

12

11

10

9

8

ADC12IFG14

ADC12IFG13

ADC12IFG12

ADC12IFG11

ADC12IFG10

ADC12IFG9

ADC12IFG8

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

7

6

5

4

3

2

1

0

ADC12IFG6

ADC12IFG5

ADC12IFG4

ADC12IFG3

ADC12IFG2

ADC12IFG1

ADC12IFG0

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)

rw•(0)