Файл: Математическая логика и конечные автоматы МУ к курсовой.doc

№

Вар.

Обозначение переменных

Физический смысл

Логика работы устройства

1

2

3

4

1,

15

I₀, I₁, I₂, I₃

Натуральный двоичный код (I₀ – младший разряд)

Коды I₀, I₁, I₂, I₃ поступают на входы параллельно-последовательно в сопровождении сигналов С и V, всего поступает 8 кодов.

В случае, если V = 0, производится суммирование кода, хранящегося в устройстве, со входным кодом. В случае, если V = 0, производится вычитание из кода, хранящегося в устройстве, входного кода.

Если код, сформированный устройством после поступления 8 кодов, положительный, то D = 0, если отрицательный – то D = 1.

V

Управляющий вход

С

Вход тактирования

D

Выход устройства

2,

16

I₀₀, I₀₁, I₀₂, I₀₃

Дополнительный двоичный код I₀ (I₀₃ – знаковый разряд)

Коды (I₀₀, I₀₁, I₀₂, I₀₃) и (I₁₀, I₁₁, I₁₂, I₁₃) поступают на входы последовательно-параллельно (побитно на параллельные входы) в сопровождении сигналов С и V.

В случае, если V = 0, производится суммирование кодов. В случае, если V = 1, суммирования не происходит.

Если после суммирования сформирован хотя бы один отрицательный результат, то D = 1 и устройство прекращает работу.

I₁₀, I₁₁, I₁₂, I₁₃

Дополнительный двоичный код I₁ (I₁₃ – знаковый разряд)

V

Управляющий вход

С

Вход тактирования

D

Выход устройства

3,

17

I

Дополнительный код

Дополнительный код I = (I₀, I₁, I₂, I₃, I₄, I₅, I₆, I₇), который может быть как положительным, так и отрицательным, поступает на вход последовательно, разряд за разрядом, начиная с младшего, в сопровождении сигнала С.

Код суммируется с кодом, хранящимся в устройстве.

Результат суммирования в параллель­ном коде выдается на выходы D₀, D₁, D₂, D₃, D₄, D₅, D₆, D₇. При переполнении сумматора устройство останавливается.

С

Тактирование

D₀, D₁, D₂, D₃, D₄, D₅

Информационные выходы устройства

Y₁, Y₂

Управляющие выходы

4,

18

I₀₀, I₀₁, I₀₂, I₀₃

Натуральный двоичный код I₀ (I₀₀ – младший разряд)

Производится установка D = 0.

Коды (I₀₀, I₀₁, I₀₂, I₀₃) и (I₁₀, I₁₁, I₁₂, I₁₃) поступают на входы параллельно-последовательно начиная с младшего разряда в сопровождении сигналов С (тактирует поступление битов) и V.

В случае, если V = 0, производится суммирование кодов. В случае, если V = 1, суммирование блокируется.

Если после суммирования происходит переполнение, то D = 1, и устройство прекращает работу.

I₁₀, I₁₁, I₁₂, I₁₃

Натуральный двоичный код I₁ (I₁₀ – младший разряд)

С

Тактирование

V

Управление суммированием

D

Код результата

5,

19

I₀₀, I₀₁, I₀₂, I₀₃

Натуральный двоичный код I₀ (I₀₀ – младший разряд)

Производится начальная установка D = 0, Y = 0.

Коды (I₀₀, I₀₁, I₀₂, I₀₃) и (I₁₀, I₁₁, I₁₂, I₁₃) поступают на единственный вход последовательно, начиная со старшего разряда, сначала код I₀, затем код I₁ в сопровождении сигнала С, тактирующего поступление битов.

Устройство выполняет одно суммирование, после чего выдает на выходы параллельный код D₀, D₁, D₂, D₃ и Y = 1. Если после суммирования происходит переполнение, то D₀, D₁, D₂, D₃ = 0000, Y = 0.

I₁₀, I₁₁, I₁₂, I₁₃

Натуральный двоичный код I₁ (I₁₀ – младший разряд)

С

Тактирование

D₀, D₁, D₂, D₃

Выходной код

Y

Индикатор переполнения

6,

20

I₀, I₁, I₂, I₃

Натуральный двоичный код I₀ (I₀ – младший разряд)

Производится установка D = 0, Y = 0.

Коды (I₀, I₁, I₂, I₃) поступают на входы последовательно, начиная со старшего разряда, в сопровождении сигнала С, тактирующего поступление битов.

Производится суммирование содержимого устройства с кодом, имеющим четный номер и вычитание из содержимого кода, имеющего нечетный номер.

Результат выдается на выходы D₀, D₁, D₂, D₃ параллельно после поступления на входы 8-ми последовательностей.

Если после суммирования происходит хотя бы одно переполнение, положительное или отрицательное, то D₀, D₁, D₂, D₃ = 0000, Y = 1.

С

Тактирование

D₀, D₁, D₂, D₃

Выходной код

Y

Индикатор переполнения

7,

21

I₀, I₁, I₂, I₃

Натуральный двоичный код (I₀ – младший разряд)

Производится установка D = 0, Y = 0.

Коды I₀, I₁, I₂, I₃ поступают на входы параллельно-последовательно в сопровождении сигнала С.

Каждый последующий код сравнивается с предыдущим. Если результат сравнения больше нуля, то к выходному коду D инкрементируется единица, если меньше, то инкрементирования не происходит.

После поступления 16 кодов результат инкрементирования выдается на выходы D, при этом Y = 1.

С

Тактирование

D

Выход устройства

Y

Управляющий выход

8,

22

I₀, I₁, I₂, I₃

Натуральный двоичный код (I₀ – младший разряд)

Производится установка D = 0, Y = 0.

Коды I₀, I₁, I₂, I₃ поступают на вход по­следовательно в сопровождении сигнала С.

Каждый последующий код сравнивается с предыдущим. Если результат сравнения больше нуля, то к выходному коду D инкрементируется единица, если меньше, то инкрементирования не происходит.

После поступления 4 кодов результат инкрементирования выдается на выходы D, при этом Y = 1.

С

Тактирование

D

Выход устройства

Y

Управляющий выход

9,

23

I₀, I₁, I₂, I₃

Натуральный двоичный код (I₀ – младший разряд)

Коды I₀, I₁, I₂, I₃ поступают на вход параллельно-последовательно в сопровождении сигналов С и V.

В случае, если V = 0, производится вычитание из кода с четным номером кода с нечетным номером. В случае, если V = 0, производится вычитание из кода с нечетным номером кода с четным номером.

Количество отрицательных результатов подсчитывается. На выходы D выводится значение кода после поступления 16 кодов.

V

Управляющий вход

С

Тактирование

D

Выход устройства

10,

24

I₀, I₁, I₂, I₃

Натуральный двоичный код (I₀ – младший разряд)

Код I₀, I₁, I₂, I₃ поступает на единственный вход последовательно в сопровождении сигналов С, и V.

В случае, если V = 0, производится вычитание из кода с нечетным номером кода с четным номером. В случае, если V = 0, производится вычитание из с четным номером кода с нечетным номером.

Количество результатов больших, или равных нулю подсчитывается. На выходы D выводится значение после поступления 12 кодов.

V

Управляющий вход

С

Тактирование

D

Выход устройства

11,

25

I₀₀, I₀₁, I₀₂, I₀₃

Дополнительный двоичный код I₀ (I₀₃ – знаковый разряд)

Производится установка D = 0, V = 0.

Коды (I₀₀, I₀₁, I₀₂, I₀₃) и (I₁₀, I₁₁, I₁₂, I₁₃) поступают на два входа последовательно-параллельно, начиная с млад­ших разрядов. Производится их суммирование. Результаты выдаются на выходы D в параллельном коде.

Если после суммирования сформировано хотя бы одно отрицательное переполнение, то D = 0000, V = 1 и устройство прекращает работу.

I₁₀, I₁₁, I₁₂, I₁₃

Дополнительный двоичный код I₁ (I₁₃ – знаковый разряд)

С

Тактирование

D

Выход устройства

V

Управляющий выход

12,

26

I₀₀, I₀₁, I₀₂, I₀₃

Дополнительный двоичный код I₀ (I₀₃ – знаковый разряд)

По входу R производится начальная установка схемы, при этом D = 0, V = 0.

Коды (I₀₀, I₀₁, I₀₂, I₀₃) и (I₁₀, I₁₁, I₁₂, I₁₃) поступают на входы последовательно-параллельно, начиная с младших разрядов. Производится их суммирование. Результаты выдаются на выходы D в параллельном коде.

Если после суммирования сформировано хотя бы одно положительное переполнение, то D = 0000, V = 1 и устройство прекращает работу.

I₁₀, I₁₁, I₁₂, I₁₃

Дополнительный двоичный код I₁ (I₁₃ – знаковый разряд)

С

Тактирование

R

Сброс

D

Выход устройства

V

Управляющий выход

13,

27

I₀₀, I₀₁, I₀₂, I₀₃

Натуральный двоичный код I₀ (I₀₀ – младший разряд)

Производится установка D = 0, Y₁ = 0, Y₂ = 0.

Коды (I₀₀, I₀₁, I₀₂, I₀₃) и (I₁₀, I₁₁, I₁₂, I₁₃) поступают на входы последовательно-параллельно, начиная с младшего разряда, в сопровождении сигнала С, тактирующего поступление битов.

Устройство выполняет 16 суммирований, каждый раз выдавая на выходы параллельный код D₀, D₁, D₂, D₃ и Y₁ = 1, который переключается в ноль после поступления очередного такта. Если в результате суммирования происходит переполнение, то D₀, D₁, D₂, D₃ = 0000, Y₂ = 1 и устройство прекращает работу

I₁₀, I₁₁, I₁₂, I₁₃

Натуральный двоичный код I₁ (I₁₀ – младший разряд)

С

Тактирование

R

Сброс

D₀, D₁, D₂, D₃

Выходной код

Y

Индикатор переполнения

14,

28

I₀, I₁, I₂, I₃

Натуральный двоичный код I₀ (I₀ – младший разряд)

Производится установка D = 0, Y = 0.

Коды (I₀, I₁, I₂, I₃) поступают на вход последовательно, начиная со старшего разряда, в сопровождении сигнала С, тактирующего поступление битов.

Производится суммирование содержимого устройства с кодом, имеющим четный номер, и вычитание из содержимого кода, имеющего нечетный номер.

Результат выдается на выходы D₀, D₁, D₂, D₃ параллельно после поступления на входы 8-ми последовательностей.

Если после суммирования происходит хотя бы одно переполнение, положительное или отрицательное, то D₀, D₁, D₂, D₃ = 0000, Y = 1и устройство прекращает работу

С

Тактирование

D₀, D₁, D₂, D₃

Выходной код

Y

Индикатор переполнения

№

в.

Базис комбинационных схем

Базис элементов памяти

№

варианта

Базис комбинационных схем

Базис элементов памяти

1, 7, 13, 19

Штрих

Шеффера

RS-триггер

4, 10, 16,

22

Стрелка

Пирса

RS-триггер

2, 8, 14,

20

Штрих

Шеффера

D-триггер

5, 11, 17,

23

Стрелка

Пирса

D-триггер

3, 9, 15,

21

Штрих

Шеффера

JK-триггер

6, 12, 18,

24

Стрелка

Пирса

JK-триггер