Файл: ЛЕКЦИИ ПО ПОЛУЗАКАЗНЫМ ИС.doc

Сходящиеся ветвления.

Путь 1 1 А 2 В путь 1 1

Х

Х4 Пвых 3

2

3 С путь 2 Пвых

путь 2

Для путей неравной длины нужно выбрать значение OY(X - Пвых), соответствующее кратчайшему путь от Х к Пвых (путь 2 для левого рисунка). Остальные пути блокируются, чтобы информация не сходилась.

Для путей равной длины вычисляется OY(X - Пвых), для обоих путей выбирается путь с наибольшим значением наблюдаемости, другие пути блокируются.

Схемы с цепями обратных связей.

Методика вычислений OY – как в схемах с ветвлениями неравной длины.

1 В 2 С 3 Пвых

А

---

Последовательность вычислений:

1. OY(C - Пвых),

2. OY(B - Пвых),

3. OY(A - Пвых).

Здесь предполагается, что другой вход устройства 1 является управляемым.

Будет лучше, если в цепи обратной связи (ОС) есть устройства, которые увеличивают возможность блокирования распространения информации о неисправности по цепи обратной связи.

Вычисление тестопригодности.

TY(узла) = CY(узла)  OY(узла)

TY(схемы) = (TY(узлов))/(число узлов)

Процедура вычислений TY.

1. Подготовить и проверить схемные соединения.

2. Вычислить управляемость CY узлов от Пвх через схему. Составить библиотеку значений CTF.

3. Вычислить наблюдаемость OY узлов от Пвх до Пвых. Составить библиотеку значений OTF.

4. Вычислить узловые TY.

5. Вычисление средних значений и интерпретация результатов.

Количественная оценка проектируемых схем.

Численные значения тестопригодности TY помогают сравнительному анализу тестопригодности узлов схемы. Приоритетны значения управляемости CY, затем – наблюдаемости OY.

Величину CY можно увеличить введением дополнительных непосредственно управляемых входов.

Величину OY можно повысить, если улучшить доступ к данной части схемы введением дополнительных контрольных точек.

Рекомендуется вводить соединения, позволяющие контролировать обратную связь, улучшить доступ ко входам или выходам внутренних элементов памяти. Перечисленные выше рекомендации можно проиллюстрировать при помощи следующего примера.

Преобразование структурной схемы для увеличения тестопригодности.

Рассматриваем структурную схему счетчика-делителя на 10.

3 3 3 3

---

x 4 15 x 4 x 4 x 4

Clk 15 15 15 DIV 10

x 1 U1 1 U2 1 U3 1 U4

16 16 16 16

2 2 2 2

---

V_CC

1

12 U5 2

13

Данная схема асинхронного счетчика-делителя на 10 постороена на микросхемах SN7476 (блоки U1 – U4) и логической схеме SN7410 (U5).

Расчеты показателей тестопригодности дали следующие результаты:

При этом минимальные и максимальные значения соответствующих параметров были получены в следующих узлах:

CY_max (V_cc) = 1, CY_min(U5.12) = 0.607,

OY_max(DIV10) = 1, OY_min(CLK) = 0.432,

TY_min(U5.12) = 0.36 .

Худшие показатели тестопнригодности связаны с цепью обратной связи, улучшить схему можно, реализуя следующие рекомендации:

1. Ввести соединения, позволяющие оборвать (управлять, наблюдать) любую обратную связь;

2. Улучшить доступ к входам или выходам внутренних элементов памяти;

Воспользуемся этими рекомендациями и модифицируем схему, для чего необходимы свободные контактные площадки:

Модифицированная схема :

U20

3 3 3 3

---

x 4 15 x 4 x 4 x 4

Clk 15 15 15 DIV 10

x 1 U1 1 U2 1 U3 1 U4

16 16 16 16

2 2 2 2

---