ВУЗ: Не указан
Категория: Не указан
Дисциплина: Не указана
Добавлен: 24.05.2025
Просмотров: 427
Скачиваний: 0
Л.Ю.ШИШИНА
ЛАБОРАТОРНЫЙ ПРАКТИКУМ ПО КУРСУ
“ПРОЕКТИРОВАНИЕ ПОЛУЗАКАЗНЫХ ИС”
МОСКВА 1998
В В Е Д Е Н И Е
Способы проектированиЯ полузаказных и заказных
специализированных ИС.
Для создания высокопроизводительных вычислительных систем с предельными характеристиками по быстродействию и потребляемой мощности требуется разработка большого количества типономиналов специализированных БИС (до нескольких сотен). Оперативность и качество проектирования специализированных БИС тем лучше, чем выше уровень автоматизации этого процесса. Проектирование сложной закàзной специализированной СБИС требует очень больших капиталовложений (миллионы долларов) и занимает много времени (порядка года). Изготовление спроектированной схемы требует гораздо меньших затрат средств и времени (тысячи долларов и 2-3 месяцев соответственно). Результатом проектирования является топология СБИС или более точный современный термин - лэйаут (layout). После долгого и дорогогопроектирования даже одна ошибка схемотехнического, топологического или технологического характера может привести к негодности кристалла, а иногда может и устареть идея проекта к моменту его завершения.
Снизить стоимость проектирования СБИС, увеличить скорость проектирования и повысить уровень автоматизации этого процесса можно, используя следующие методы.
Метод вентильных матриц. Кристалл является матрицей не соединенных между собой одинаковых вентилей (“море вентилей”) или логических заготовок (полуфабрикатов). На исходном базовом матричном кристалле (БМК) формируются электрические связи в соответствии с назначением схемы. Процесс создания лэйаута заключается в соединении матричных элементов 2-я, 3-я или более слоями межсоединений, причем трассировка может быть осуществлена автоматически.
Метод программируемых логических матриц (ПЛМ). Способ проектирования СБИС на ПЛМ аналогичен БМК- проектированию, только есть возможность использования исходного кристалла для электрического перепрограммирования межсоединений. Можно реализовать репрограммируемую схему.
Метод стандартных ячеек (узлов). На кристалле БИС выполняется библиотека стандартных схемных элементов, выполняющих наиболее используемые логические функции. В качестве стандартных элементов могут быть выполнены, например, основные триггеры. На окончательном этапе проектирования СБИС решаются сложные оптимизационные задачи размещения и трассировки. Этот этап может быть автоматизирован при наличии соответствующего программного обеспечения.
Метод кремниевой компиляции. Здесь осуществляется полностью автоматизированный процесс проектирования от задания спецификаций СБИС с учетом электрических и технологических ограничений до получения лэйаута без вмешательства человека. Система проектирования подразумевает полностью автоматическое преобразование с языков высокого уровня в машинные языки. Например, компилятор выполняет проверку корректности и имитационное моделирование исходного описания, преобразует это описание в оптимизированную дизъюнктивную форму, переводит ее в совокупность тактируемых ПЛМ, выполняет размещение и трассировку этих структур на уровне лэйаута, а также производит логическое моделирование (расчет временных характеристик) будущей СБИС. Затраты на кремниевый компилятор компенсируются возможностью проектирования широчайшего класса схем с учетом перспектив развития технологии.
Рассмотрим подробнее, пожалуй, самый распространенный метод проектирования ИС на БМК, для изучения которого имеются определенные программные средства.
ВОСХОДЯЩЕЕ ПРОЕКТИРОВАНИЕ. Пусть требуется разработать БИС на БМК, которая должна быть аналогом некоторого цифрового устройства, ранее разработанного на ИС малой и средней степени интеграции. Иными словами, задана некоторая логическая схема, элементами которой являются корпусные ИС, и на ее основе необходимо разработать логический проект БИС. Задан также БМК конкретного типа. При такой постановке задачи имеем большой объем исходной информации, так как известен в деталях не только алгоритм функционирования проектируемой БИС, но и ее отработанная логическая схема, построенная, правда, на другом элементном базисе. Разработку проекта целесообразно проводить согласно стратегии «снизу вверх», которая достаточно проста в реализации.
Прежде всего нужно создать на ячейках БМК библиотеку функциональных узлов - аналогов корпусных ИС, в затем разработать и отладить логическую схему БИС на основе этой библиотеки. Здесь максимально используется накопленный ранее опыт схемных и функциональных решений, сокращаются сроки и стоимость создания проекта БИС на БМК.
НИСХОДЯЩЕЕ ПРОЕКТИРОВАНИЕ. Стратегия создания логического проекта «сверху вниз» более сложна и трудоемка в реализации, чем разработка по стратегии «снизу вверх», в силу большой неопределенности исходной информации. Применение нисходящего проектирования целесообразно в случае, когда известны только алгоритм функционирования БИС и ее желаемые технические характеристики, а информация о логической структуре отсутствует. Для разработки логической схемы предварительно проводится архитектурное и функциональное проектирование.
Алгоритм нисходящего проектирования включает в себя следующие основные этапы:
разрабатывается архитектура БИС как совокупность функциональных блоков;
каждый блок описывается алгоритмической моделью и проводится моделирование схемы на регистровом уровне. По результатом моделирования уточняются и конкретизируются технические требования для БИС, формирующие требования к блокам, уточняется алгоритм функционирования БИС в целом;
на основе библиотечных ячеек БМК разрабатывается функциональная схема и затем логическая схема БИС. Стратегия нисходящего проектирования предполагает иерархию не только алгоритмических и структурных моделей БИС, но и иерархию тестов для проверки работоспособности ячеек БМК, функциональных узлов, блоков и БИС в целом.
Обе стратегии разработки логического проекта удачно согласуется с блочно-иерархическим подходом, согласно которому структура проектируемой БИС должна разбиваться по функциональному признаку на определенные фрагменты (функциональные блоки и узлы). Проектирование различных по сложности фрагментов можно проводить независимо друг от друга. Таким образом, функционально-логическое проектирование позволяет решить проблему функциональной сложности БИС в целом.
При разработке логического проекта БИС большой объем работ выпадает на его верификацию, которая выполняется с помощью программ функционально-логического моделирования на регистровом и логическом уровнях. Например, с помощью программ функционально-логического моделирования матричных БИС решаются следующие задачи:
Верификация ячеек БМК, типовых функциональных узлов.
Уточнение алгоритма функционирования БИС, ее структуры и спецификаций элементов структуры.
Отладка логической схемы отдельных элементов структуры и БИС в целом.
Отладка функциональных тестов и таблиц логической проверки работоспособности (сокращенно : таблиц проверки работоспособности - ТПР).
Анализ влияния топологии на правильность работы логической схемы.
Оценка устойчивости проекта БИС к воздействию внешних факторов, например, изменению температуры, напряжения источников питания, разбросу технологических параметров.
Повышение адекватности моделирования обычно связано с увеличением затрат машинного времени и необходимого большого объема оперативной памяти, поэтому необходимый и достаточный уровень адекватности моделирования зависит от класса разрабатываемых схем, вида решаемых задач, имеющихся в распоряжении вычислительных ресурсов, возможностей САПР и т.д.
Эффективное решение проблем повышения точности и быстродействия функционально-логического моделирования возможно при использовании программ с регулируемой адекватностью моделирования. В общем случае адекватность и точность моделирования зависит от выбранного метода и алгоритма, используемых моделей сигналов, состава параметров моделей логических элементов, способов учета временных соотношений между сигналами.
Известны различные методы и алгоритмы логического моделирования: синхронные и асинхронные, сквозные и событийные.
По алгоритмам синхронного моделирования осуществляется моделирование логических схем с нулевыми или единичными задержками логических элементов (ЛЭ). Эти алгоритмы обладают высоким быстродействием, но не позволяют получать временные диаграммы работы логических элементов схемы и решать другие задачи, связанные с учетом временных соотношений между сигналами.
Алгоритмы асинхронного моделирования реализуют моделирование с учетом задержек ЛЭ.
В основе событийного моделирования, в отличие от сквозного, лежит обработка процессов только для элементов с изменившимися входными значениями сигналов. Анализ работы цифровых схем показывает, что одновременно в активном состоянии находятся лишь 1 - 10 % всех логических элементов, поэтому событийное моделирование обладает более высоким быстродействием по сравнению со сквозным.
Наибольшее распространение получил алгоритм асинхронного событийного моделирования, соединяющий положительные стороны асинхронного и событийного моделирования.
Л А Б О Р А Т О Р Н А Я Р А Б О Т А № 1.
ПРОЕКТИРОВАНИЕ ЭЛЕМЕНТОВ ИС НА БИПОЛЯРНЫХ БМК ЭСЛ-ТИПА
Цель работы: изучение принципов проектирования фрагментов ИС полузаказного типа на примере БМК многоярусной ЭСЛ - элементной базы.
ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ
БИПОЛЯРНЫЕ БМК ЭСЛ - ТИПА
На биполярных ЭСЛ БМК можно строить БИС с очень высоким быстродействием: 100-200 пс на вентиль при степени интеграции (10-12)х103 вентилей на кристалле. Потребляемая мощность этих ИС составляет 15-20 Вт . В таблице 1 приведены характеристики некоторых зарубежных ЭСЛ БМК , которые в целом можно охарактеризовать следующими данными:
технологии изготовления используют принципы самосовмещения различных областей структуры, что обеспечивает минимизацию размеров и получения расстояний, например, между базовыми и эмиттерным контактом, меньше топологической нормы ;
уменьшение топологических размеров ( = 1,5 - 1 мкм);
применение щелевой изоляции для активных элементов, при которой шаг размещения транзисторов составляет 5 - 8 мкм;
применение 3 - 4 слоев металлизации, что дает увеличение плотности упаковки вентилей и уменьшение площади кристалла;
использование архитектуры типа «море вентилей» для повышения коэффициента использования вентилей и плотности их упаковки. Отсюда следует снижение задержек сигала в проводниках и рост быстродействия;
использование полимида в качестве межслойного диэлектрика для планаризации поверхности кристалла;
повышение степени интеграции БМК до 10 - 40 тысяч вентилей на кристалле;
уменьшение времени задержки распространения сигнала, измеряемой в режиме кольцевого генератора, до 80 - 150 пс/вентиль;
снижение тока переключения во внутренних ключах до 0,1 - 0,4 мА;
возрастание общей мощности БИС, реализуемых на БМК, до 15 - 20 Вт;
использование в качестве схемотехнического базиса для логических схем 2-х, 3-х ярусных ЭСЛ- схем;
подключение резисторов выходных эмиттерных повторителей внутренних элементов к низковольтному источнику напряжения (например, -2,0 В) с целью экономии мощности;
снижение напряжения основного источника питания для уменьшения потребляемой мощности;
обеспечение совместимости по напряжениям логических уровней со стандартными сериями микросхем (ТТЛ, ЭСЛ, КМДП);
наличие на БМК с большой степенью интеграции входных и выходных буферных схем для согласования логических уровней со стандартными микросхемами;
увеличение числа контактных площадок на кристалле до 300 - 320;
наличие схем диагностики на БМК с большой степенью интеграции.