Файл: отчет1.doc

4 Разработка принципиальной электрической схемы

4.1 Переход от функциональной схемы к электрической

Для перехода к принципиальной электрической схеме необходимо:

• провести фильтрацию цепей питания;

• решить проблему неиспользованных входов;

• согласовать логические уровни.

1. Фильтрация цепей питания

Для фильтрации цепей питания необходим 1 низкочастотный электролитический конденсатор емкостью 18 мкФ, и несколько конденсаторов на микросхемы.

Количество этих конденсаторов определяется техническими условиями эксплуатации микросхем. Для серии 1554 необходимо по одному конденсатору 0.5мкФ на каждые три корпуса микросхем.

2. Неиспользованные входы

Для серии 1554 неиспользованные входы необходимо подключать либо к земле либо к источнику питания, в зависимости от функциональных особенностей микросхемы.

Для серии 1556 неиспользуемые входы рекомендуется подключать к источнику +5В через резистор в 1 Ком. К одному резистору разрешается подключать не более 20 входов.

3. Согласование логических уровней

Микросхемы серии 1554 являются микросхемами КМОП. Микросхемы серии 1556 это микросхемы ТТЛ, поэтому при управлении микросхемами ТТЛ сигналами микросхем серии КР1554, питающихся от того же источника питания, никаких мер по согласованию применять не требуется. Если же к выходу микросхемы ТТЛ подключен вход микросхемы серии КР1554, этот выход следует соединить с плюсовым проводом питания через резистор сопротивлением 2,2 ... 5,1 кОм.

4.2 Выбор и описание интерфейсных микросхем

Адресное пространство распределителя тактовых импульсов, реализованного в ждущем режиме, требует наличия двух зарезервированных адресов:

- асинхронный сброс устройства по сигналу RES;

- запуск распределителя импульсов по сигналу CS;

Для реализации интерфейса необходимо выбрать и спроектировать микросхему интерфейса.

На мой взгляд самым простым, удобным и быстродействующим будет вариант расшифрования адреса через логические элементы данной серии (КР1554).

Таблица команд управления:

Команда А0 А1 А2 А3 А4 А5 А6 А7

RES 0 0 0 0 0 0 1 0

CS 0 1 0 0 0 0 1 0 - (адрес - 42h)

Принципиальная электрическая схема интерфейса приведена в Приложении 4

4.3 Описание работы узла с использованием временных диаграмм

Окончательный вариант реализации устройства представлен в приложении C. Соответствующая ему временная диаграмма сигналов показала в приложении Б.

Перед началом работы или при включении питания процессор должен передать, команду сброса по установленному адресу A[0]. Адрес устройства является перестраиваемым, для его программирования используются переключатели D1.1-D1.6. Подключение устройства к определенному адресному пространству осуществляется с помощью элементов сравнения D2-D3. Если адрес соответствует адресному пространству распределителя, то вырабатывается сигнал GO. По команде сброса, все выходы триггеров D4,D6 устанавливаются в нулевое состояние. Устройство инициализировано и готово к работе.

Далее процессор подает через адрес A[1] команду пуска, формируется сигнал CS. По положительному фронту сигнала с ГТИ и при наличии единичного значения сигнала CS триггер D3 устанавливается в единицу, а с инверсного выхода напряжение низкого уровня поступает на инверсный, разрешающий работу, вход ПМЛ1 и ПМЛ2. На выходе ПМЛ формируется начальное состояние, т.е. на всех выходах ПМЛ1 нулевой сигнал. После этого сигналы CLK с ГТИ начинают поступать на вход синхронных D-триггеров. На выходах D-триггеров формируется двоичный код (X1-X5) Это отражено на временной диаграмме.

Выходы ПМЛ1 соединены так же с входами ПМЛ2, в которой и формируются импульсные последовательности. На выходе ПМЛ2 находится выходной блок, который предназначен для того, что бы выходные импульсы с ПМЛ2 по длительности были близки к длительности единичного импульса с выхода ГТИ.

Единичный сигнал на прямом выходе JK-триггера (D4) является сигналом не готовности генератора импульсных последовательностей принять очередную команду ПУСК, поэтому в случае если система не отработала цикл из 19 тактов ГТИ, то приходящие новые сигналы ПУСК будут игнорироваться.

По достижении 20 такта сигнала CLK отрабатывает схема сброса, т.е. по отрицательному фронту 19-го импульса JK-триггер сбрасывается в начальное состояние и запрещает работу ПМЛ1 и ПМЛ2.

5 Расчет временных параметров устройства

При расчете максимальной частоты устройства (минимального периода тактовых сигналов) руководствуются следующим: длина импульса тактового сигнала должна быть достаточной для срабатывания элементов схемы.

В разработанном распределителе (приложение С) можно выделить 3 критических пути, определяющих длительность тактовых сигналов ГТИ:

1. От ГТИ через синхронный вход D-триггера, потом на ПМЛ1, затем через схему ПМЛ2 и на выходной блок;

2. От ГТИ через синхронный вход D-триггера, потом на ПМЛ1 после на вход сброса JK-триггера;

Согласно проведенным расчетам длина импульса тактового сигнала CLK должна быть не менее 96,5 нс. Путь номер 1 – самый длинный (T_МИН = 96,5 нс), путь 2 короче.

В итоге получили максимальную частоту работы узла: f = 1 / T = 2,5 МГц, т. к. по заданию скважность выходных импульсов равна 3.

Задержка между появлением сигнала ГТИ и выставлением сигналов распределителя на шине данных определяется задержками двух ПМЛ коньюнкторов:

Тз = 2*T_ПМЛ + T_2И = 80 + 7,5 = 87,5 нс.

Задержка команды сброса от шины адреса до триггеров: T_RES = 2*T_НЕ + T_2ИЛИ-НЕ + Т_4И = 14 + 6,5 + 8,5 = 29 нс.

Задержка команды пуска от шины адреса до JK-триггера: T_CS = 3*T_НЕ + T_2ИЛИ-НЕ + Т_4И = 21 + 6,5 + 8,5 = 36 нс.

Максимальная задержка от подачи команды пуск до выставления первых сигналов распределения:

T_MAX = T_CS + T_JK-ТРИГ + 2*Т_ПМЛ + T_2И = 36 + 10 + 80 + 7,5 = 133,5 нс.

6 Расчет параметров генератора тактовых импульсов

Необходимо рассчитать параметры генератора тактовых импульсов. В качестве генератора была выбрана схема:

Для этой схемы характерна генерация с частотой: f = 1 / (1.9∙R1∙C), при этом номинал резистора R1 – 300Ом. Соответственно можем рассчитать номинал конденсатора С:

С=1 / (1.9∙R₁∙f) = 70 нФ.

А номинал R2 в 2-3 раза больше R1: R2 = 750 Ом.

7 Расчет мощности

При расчете мощности устройств выделяют:

• статическую мощность, потребляемую устройством в режиме покоя (без переключений).

• динамическую мощность устройства в процессе его функционирования;

Статическая мощность рассчитывается по всем элементам устройства как произведение среднего тока Iср и напряжения питания U_ИП. Значения токов для используемых микросхем приведены в приложении А. Напряжение питания равно 5В.

Динамически потребляемая мощность растет линейно с увеличением частоты переключения и емкости нагрузки. Потребляемая динамически мощность вычисляется по формуле:

, где

Свх – входная емкость нагрузки;

См = 15пФ – емкость монтажа;

Свых = 30пФ – выходная емкость логического элемента;

f – частота переключений ;

Uип = 5В – напряжение питания;