Файл: отчет1.doc

Основой программируемой логической матрицы (ПЛМ) служат последовательно включенные программируемые логические матрицы элементов И и ИЛИ. В ПЛМ входят так же блоки входных и выходных буферных каскадов.

Так же как и в рассмотренных выше вариантах реализации генератора импульсных последовательностей вначале от процессора приходит команда сброса RES, который приводит в начальное состояние асинхронный JK-триггер и синхронные D-триггеры. Для того, что бы начал работу генератор необходимо, что бы из процессора пришла команда ПУСК, которая в интерфейсной микросхеме преобразуется в сигнал CS, сигнал на разрешение работы схемы. Сигнал CS приходит на установочный вход JK-триггера и по отрицательному фронту сигнала пришедшего из генератора тактовых импульсов (ГТИ) на выходе триггера устанавливается единичное значение. Выход JK-триггера соединен с разрешающим входом микросхемы ПЛМ. Единичный сигнал с выхода JK-триггера разрешает работу ПЛМ.

Выходы синхронных D-триггеров соединены с информационными входами ПЛМ. Входные сигналы подаются через входной буфер на входы коньюнкторов и в матрице И образуются термы (конъюнкция, связывающая входные переменные представленные в прямой или инверсной форме). Термы подаются на входы матрицы ИЛИ, т.е. на входы дизъюнкторов, формирующих выходные функции.

После прихода сигнала CS с выходов ПЛМ на входы D-триггеров начинают поступать сигналы, а так же в зависимости комбинации этих выходных сигналов на одном из выходов генератора появляется единичный импульс по длительности равный длительности импульса с выхода ГТИ.

По достижению 19 такта сигнала CLK с одного из выходов ПЛМ поступает сигнал сброса JK-триггера и по отрицательному фронту сигнала CLK JK-триггер сбрасывается в начальное состояние. На выходе формируется ноль, который приходит на разрешающий вход ПЛМ и запрещает ее работу.

Функциональная схема реализации генератора тактовых импульсов приведена в Приложении 3.

1.4 Схема на основе пмл

Данный вариант конструктивной реализации по структуре ничем не отличается от схемы на основе ПЛМ. Отличия их лишь во внутренней реализации: в отличии от ПМЛ в ПЛМ присутствуют пересечения термов. В ПМЛ же термы жестко распределены между элементами ИЛИ. Принцип работы и функциональная схема такие же как и у ПЛМ.

1.5 Выбор наилучшего варианта реализации

Согласно варианту курсовой работы заданным критерием для выбора функциональной структуры является произведение аппаратных затрат и периода повторения выходной последовательности должно быть минимальным.

Период максимального следования сигналов в схеме двоичный счетчик с дешифратором, определяется как наибольшее из времен двух путей:

- от ГТИ через схему счетчика, затем на вход дешифратора после на вход фильтрующего вентиля ИЛИ и в конце на коньюнктор для обеспечения длительности выходного импульса близкого к импульсу с ГТИ;

- от ГТИ через схему счетчика, затем на вход дешифратора после на вход сброса JK-триггера;

1. Оценка схемы на основе двоичного счетчика с дешифратором

Аппаратные затраты:

5 корпусов на 16 выводов для дешифраторов;
1 корпус на 16 выводов для двух четырехразрядных двоичных счетчика;
1 корпус на 14 выводов для элементов НЕ;
1 корпус на 16 выводов для JK-триггера с управлении положительным фронтом ;
3 корпуса на 14 выводов для элементов 2ИЛИ выходного блока;
3 корпуса на 14 выводов для элементов 2И выходного блока;

Итого сложность: А = 210 контактов

Временные затраты:

Т>= Т_СЧЕТ + 3*Т_ДЕШИФ + 2*Т_2ИЛИ + Т_2И = 20+25,5+15+7,5 = 68 нс

Т>= Т_СЧЕТ + 3*Т_ДЕШИФ + Т_ТРИГ = 20+25,5+10 = 55,5

Итого быстродействие: Т = 68 нс

2. Оценка схемы на основе счетчика Джонсона

Аппаратные затраты:

1 корпус на 16 выводов для JK-триггера с управлении положительным фронтом ;
2 корпуса на 16 выводов для четырех D-триггеров с общим входом установки, прямым и инверсным выходами;
1 корпус на 16 выводов для двух D-триггеров с управлением положительным фронтом с входами сброса и установки;
1 корпус на 14 выводов для элементов НЕ;
3 корпуса на 14 выводов для элементов 2ИЛИ выходного блока;
10 корпуса на 14 выводов для элементов 2И выходного блока;

Итого сложность: А = 260 контактов.

Пути следования сигналов:

- от ГТИ через схему счетчика, затем на выходной блок;

- от ГТИ через схему счетчика, затем на вход коньюнктора после на вход сброса JK-триггера;

Временные затраты:

Т>= Т_СЧЕТ + 2*Т_2И + 2*Т_2ИЛИ = 12+15+15 = 42 нс

Т>= Т_СЧЕТ + Т_2И = 12+7,5 = 19,5 нс

Итого быстродействие: Т = 42 нс

3. Оценка схемы на основе ПЛМ

Аппаратные затраты:

1 корпус на 16 выводов для JK-триггера с управлении положительным фронтом ;
1 корпус на 16 выводов шести D-триггеров с общим входом установки;
2 корпуса на 28 выводов для ПЛМ;
2 корпуса на 14 выводов для элементов 2И выходного блока;
1 корпус на 14 выводов для элементов НЕ;

Итого сложность: А = 130 контакта

Пути следования сигналов:

- от ГТИ через синхронный вход D-триггера, потом на ПЛМ и на выходной блок;

- от ГТИ через синхронный вход D-триггера, потом на ПЛМ после на вход сброса JK-триггера;

Временные затраты:

Т>= Т_D_-ТРИГ + 2*Т_ПЛМ + Т_2И = 9+100+7,5 = 116,5 нс

Т>= Т_D_-ТРИГ + Т_ПЛМ+ T_JK_{-ТРИГГЕР} = 9+50+ 10 = 69нс

Итого быстродействие: Т =116,5 нс

4. Оценка схемы на основе счетчика с ПМЛ

Аппаратные затраты:

1 корпус на 16 выводов для JK-триггера с управлении положительным фронтом ;
1 корпус на 16 выводов шести D-триггеров с общим входом установки;
2 корпуса на 22 выводов для ПМЛ;
2 корпуса на 14 выводов для элементов 2И выходного блока;
1 корпус на 14 выводов для элементов НЕ;

Итого сложность: А = 118 контакта

Временные затраты:

Т>= Т_D_-ТРИГ + 2*Т_ПМЛ + Т_2И = 9+80+7,5 = 96,5 нс

Т>= Т_D_-ТРИГ + Т_ПМЛ+ T_JK_{-ТРИГГЕР} = 9+40+ 10 = 59нс

Итого быстродействие: Т =96,5 нс

Итак, в результате анализа полученных схем, реализации генератора импульсных последовательностей получили, что вариант реализации на ПМЛ имеет самые маленькие аппаратные затраты, а вариант основанный на счетчике Джонсона самые маленькие временные затраты. По заданию критерием качества является произведение аппаратных затрат и период повторения выходной последовательности должно быть минимальным, поэтому самым лучшим вариантом является схема реализации генератора импульсных последовательностей на основе счетчика Джонсона.

2 Описание используемой серии элементов

2.1 Общая характеристика системы элементов кмоп

У нас в стране обширна номенклатура выпускаемых интегральных микросхем, делящихся на серии элементов по способу функциональной организации: КМОП, ТТЛ(Ш), ЭСЛ. Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К1554, которые изготавливают по КМОП технологии с окисной изоляцией, двухуровневой металлизацией. Высокое быстродействие в сочетании с низкой потребляемой мощностью и большой нагрузочной способностью, широкий набор интерфейсных микросхем серии КР1554 позволяют создавать вычислительные устройства и устройства цифровой автоматике с качественно новыми характеристиками и высокимим технико экономическими показателями.

2.2 Описание применяемых микросхем

При описании микросхем серии КР1554 использовались сведения из электронного справочника “ИС серии 1533 1554 ”. В таблицах выводов Общим называется земляной вывод, Vcc - питающий вывод.

КР1554ЛН1 – 6 элементов НЕ