Файл: Классификация, структура и основные характеристики современных микропроцессоров ПК..pdf

Технология ускоренных вычислений использует два быстрых АЛУ, выполняющие короткие арифметические и логические операции, и третье медлен­ное АЛУ, исполняющее длинные операции (умножение, деление и т. д.).

Используется технология Hyper Treading (tread- поток) – на базе одного МП формируются 2 или более логических процессоров, работающих параллельно. Для задач, позволяющих распараллеливать операции, производительность МП повышается на 30 %.

По мнению специалистов, повышение быстродействия МП путем увеличения тактовой частоты их работы исчерпало себя. Поэтому производительность было решено увеличивать за счет параллельного выполнения вычислений. Появляются многоядерные МП.

Первым представителем двухъядерных МП для ПК в 2005 году стал Pentium D.

Двухъядерные МП по сравнению с параллельными виртуальными процессорами обеспечивают существенно большую производительность, т. к. у них почти нет совместно используемых процессорных ресурсов (АЛУ, МПП, кэш-память L1 у каждого свои). Потребляемая мощность у них значительно меньше, чем у более высокочастотных однопроцессорных МП той же производительности. Поэтому двух- и многоядерные МП активно используются в ПК. Для двухъядерных МП необходимы системные платы со специальными разъемами и чипсетами.

В феврале 2005 г. компаниями Sony, Toshiba и IBM представлены девятиядерные МП Cell (ячейка). В них используется 0,09 мкм-технология, а также достижения электроники: «кремний на изоляторе» (SOI), «напряженный кремний» (StrainedSi), медные соединения (Cu). Имеют очень низкое энергопотребление (до 80 Вт).

В 2006 г. Intel представила линейку МП Core:

Core Solo (1 ядро),

Core Duo, Core 2 Duo, Core 2 Extreme (2 ядра),

Core 2 Quad (4 ядра),

Core Penryn (2-4 ядра).

Все МП этой линейки строятся по 65-нанометровой технологии, используют ряд новых энергосберегающих технологий.

В 2008 г. Intel предложила 0,045-микронную архитектуру Nechalem– она использует при построении МП модульность, которая позволяет варьировать количество ядер в МП и изменять насыщенность процессорной системы прочими блоками, в зависимости от назначения и требуемой производительности.

Используют эту архитектуру МП Core i5 и Core i7. Core i5 является несколько облегченным вариантом Core i7. МП Core i3 — по уровню цены и производительности стоят на самой низкой ступени, перед более дорогими и производительными Core i5. В таблице 2 приведены характеристики микропроцессоров Intel.

Таблица 2. Характеристики МП Intel.

1.3.2 Микропроцессоры типа RISC

Микропроцессоры типа RISC содержат только набор простых, чаще всего встре­чающихся в программах команд. При необходимости выполнения более сложных команд в микропроцессоре производится их автоматическая сборка из простых. В этих МП все простые команды имеют одинаковый размер и на выполнение ка­ждой из них тратится 1 машинный такт (на выполнение даже самой короткой команды из системы CISC обычно тратится 4 такта).

Современные 64-разрядные RISC-микропро­цессоры выпускаются многими фирмами: Apple (PowerPC), IBM (PPC), DEC (Alpha), HP (PA), Sun (Ultra SPARC) и т. д.

Микро­процессоры типа RISC характеризуются очень высоким быстродействием, но они программно не совместимы с CISC-процессорами: при выполнении про­грамм, разработанных для ПК типа IBM PC, они могут лишь эмулировать (мо­делировать, имитировать) МП типа CISC на программном уровне, что приводит к резкому уменьшению их эффективной производительности.

1.3.3 Микропроцессоры типа VLIW

Это новый и весьма перспективный тип МП. Микропроцессоры типа VLIW выпускают фирмы Transmeta — это микропроцессор Crusoe моделей ТМ3120, ТМ5400, ТМ5600, Intel — модель Mersed (торговая марка Itanium) и Hewlett-Packard — модель McKinley.

К VLIW-типу можно отнести и МП Elbrus 2000 — E2k, разработанный российской компанией «Эльбрус».

Программисты доступа к внутренним VLIW-командам не имеют: все программы (даже операционная система) работают поверх специального низкоуровневого программного обеспечения (Code Morphing), которое ответственно за трансля­цию команд CISC-микропроцессоров в команды VLIW. МП типа VLIW вместо сложной схемной логики, обеспечивающей в современных суперскалярных мик­ропроцессорах параллельное исполнение команд, опираются на программное обеспечение. Упрощение аппаратуры позволило уменьшить габариты МП и по­требление энергии (эти МП иногда называют «холодными»).

1.4. Физическая и функциональная структура микропроцессора

В состав микропроцессора Pentium обычно входят следующие физические ком­поненты:

• Core — ядро МП;
• Execution Unit — исполняющий модуль;
• IntegerALU— АЛУ для операций с целыми числами (с фиксированной за­пятой);
• Registers — регистры;
• Floating Point Unit — блок для работы с числами с плавающей запятой;
• Primary Cache — кэш первого уровня, в том числе кэш данных (Data Cache) и кэш команд (Code Cache);
• Instruction Decode and Prefetch Unit и Branch Predictor — блоки декодирова­ния инструкций, опережающего их исполнения и предсказания ветвлений;
• Bus Interface — интерфейсные шины, в том числе 64- и 32-битовая шины, и вы­ход на системную шину к оперативной памяти (То RAM).

Функционально МП можно разделить на две части:

• операционную, содержащую устройство управления (УУ), арифметико-логи­ческое устройство (АЛУ) и микропроцессорную память (МПП) (за исключе­нием нескольких адресных регистров);
• интерфейсную, содержащую адресные регистры МПП; блок регистров ко­манд — регистры памяти для хранения кодов команд, выполняемых в бли­жайшие такты; схемы управления шиной и портами.

Обе части МП работают параллельно, причем интерфейсная часть опережает операционную, так что выборка очередной команды из памяти (ее запись в блок регистров команд и предварительный анализ) происходит во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различ­ной степенью опережения, что позволяет выполнять операции в конвейерном режиме. Такая организация МП позволяет существенно повысить его эффектив­ное быстродействие.

1.5. Устройство управления

Устройство управления (УУ) является функционально наиболее сложным уст­ройством ПК — оно вырабатывает управляющие сигналы, поступающие по кодо­вым шинам инструкций (КШИ) во все блоки машины. Упрощенная функцио­нальная схема УУ показана на рис. 5.1. На рисунке представлены:

• регистр команд — запоминающий регистр, в котором хранится код команды — код выполняемой операции (КОП) и адреса операндов, участвующих в опе­рации. Регистр команд расположен в интерфейсной части МП, в блоке реги­стров команд;
• дешифратор операций — логический блок, выбирающий в соответствии с по­ступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов;
• постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации. Импульс по выбранному дешифратором операций в соответствии с кодом операции проводу считы­вает из ПЗУ микропрограмм необходимую последовательность управляю­щих сигналов;
• узел формирования адреса (находится в интерфейсной части МП) — устрой­ство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд и регистров МПП;
• кодовые шины данных, адреса и инструкций — часть внутренней интерфейс­ной шины микропроцессора.

В общем случае УУ формирует управляющие сигналы для выполнения следую­щих основных процедур:

• выборка из регистра-счетчика адреса команды МПП адреса ячейки ОЗУ, где хранится очередная команда программы;
• выборка из ячеек ОЗУ кода очередной команды и приема считанной команды в регистр команд;
• расшифровка кода операции и признаков выбранной команды;
• считывание из соответствующих расшифрованному коду операции ячеек ПЗУ микропрограмм управляющих сигналов (импульсов), определяющих во всех блоках машины процедуры выполнения заданной операции, и пересылка управляющих сигналов в эти блоки;
• считывание из регистра команд и регистров МПП отдельных составляющих адресов операндов (чисел), участвующих в вычислениях, и формирование полных адресов операндов;
• выборка операндов (по сформированным адресам) и выполнение заданной операции обработки этих операндов;
• запись результатов операции в память;
• формирование адреса следующей команды программы.

Рис. 1. Укрупненная функциональная схема УУ

Арифметико-логическое устройство (АЛУ) предназначено для выполнения ариф­метических и логических операций преобразования информации. Функциональ­но АЛУ состоит обычно из двух регистров, сумматора и схем управле­ния (местного устройства управления).

Сумматор — вычислительная схема, выполняющая процедуру сложения посту­пающих на ее вход двоичных кодов; сумматор имеет разрядность двойного ма­шинного слова.

Регистры — быстродействующие ячейки памяти различной длины: регистр 1 имеет разрядность двойного слова, а регистр 2 — разрядность слова. При выпол­нении операций в регистр 1 помещается первое число, участвующее в операции, а по завершении операции — результат; в регистр 2 — второе число, участвующее в операции (по завершению операции информация в нем не изменяется). Ре­гистр 1 может и принимать информацию с кодовых шин данных и выдавать ин­формацию на них; регистр 2 только получает информацию с этих шин.

Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.

АЛУ выполняет арифметические операции «+», «-», «х» и «> только над двоич­ной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами. Выполнение операций над двоичными числами с плавающей запятой и над двоично-кодированными десятичными числа­ми осуществляется с привлечением математического сопроцессора или по специ­ально составленным программам.

Рассмотрим в качестве примера выполнение команды умножения. Перемножают­ся числа 1101 и 1011 (числа для простоты взяты 4-битовыми). Множимое находит­ся в регистре 1, имеющем удвоенную по отношению к регистру 2 разрядность; множитель размещается в регистре 2. Операция умножения требует для своеговыполнения нескольких тактов. В каждом такте число из регистра 1 проходит в сумматор (имеющий также удвоенную разрядность) только в том случае, если в младшем разряде регистра 2 находится 1. В данном примере в первом такте чис­ло 1101 пройдет в сумматор, и в этом же первом такте число в регистре 1 сдвига­ется на 1 разряд влево, а число в регистре 2 — на 1 разряд вправо. В конце такта после сдвигов в регистре 1 будет находиться число 11010, а в регистре 2 — число 101. Во втором такте число из регистра 1 пройдет в сумматор, так как младший разряд в регистре 2 равен 1; в конце такта числа в регистрах опять будут сдвину­ты влево и вправо, так, что в регистре 1 окажется число 110100, а в регистре 2 — число 10. В третьем такте число из регистра 1 не пройдет в сумматор, так как младший разряд в регистре 2 равен 0; в конце такта числа в регистрах будут сдви­нуты влево и вправо, так что в регистре 1 окажется число 1101000, а в регист­ре 2 — число 1. На четвертом такте число из регистра 1 пройдет в сумматор, по­скольку младший разряд в регистре 2 равен 1; в конце такта числа в регистрах будут сдвинуты влево и вправо, так что в регистре 1 окажется число 11010000, а в регистре 2 — число 0. Поскольку множитель в регистре 2 стал равным 0, опера­ция умножения заканчивается. В результате в сумматор последовательно поступят и будут сложены числа: 1101, 11010, 1101000; их сумма 10001111 (143 в десятичной системе) и будет равна произведению чисел 1101 х 1011 (13 х 11 десятичные).

Рис. 2. Функциональная схема АЛУ

1.6. Микропроцессорная память

Микропроцессорная память (МПП) базового МП 8088 включает в себя 14 двух­байтовых запоминающих регистров. У МП 80286 и выше имеются дополнитель­ные регистры, например, у МП типа VLIW есть 256 регистров, из которых 128 — регистры общего назначения. У МП 80386 и выше некоторые регистры, в том числе и регистры общего назначения, — 4-байтовые (у МП Pentium есть и вось­мибайтовые регистры). Но в качестве базовой модели, в частности для языка программирования ассемблер и отладчика программ Debug, используется 14-ре-гистровая система МПП. Все регистры можно разделить на 4 группы: